4
83

Nachrichtentechnik Elektronik

33. Jahrgang

VEB VERLAG TECHNIK
Träger des Ordens
Banner der Arbeit

Wissenschaftlich-technische Zeitschrift
für die gesamte elektronische Nachrichtentechnik

Herausgeber:
Kammer der Technik
FV Elektrotechnik

Deutsche Forschungs- und Versuchsanstalt
für Luft- und Raumfahrt e.V. (DFVLR)
Forschungszentrum Braunschweig
Zentralbibliothek
3300 Braunschweig, Flughafen

Redaktionsbeirat
Nationalpreisträger Prof. Dr. Dr. eh.M.v.Ardenne, Prof.Dr.H.Bernicke, Nationalpreisträger, Prof. Dr. M. Falter, Prof. Dr. sc. techn. P. Fey, Prof. Dr. sc. techn. G. Fritzsche, Nationalpreisträger Prof. em. Dr.-Ing. Dr.-Ing. eh. H. Frühauf, Prof. Dr.-Ing. habil. U. Frühauf, Prof. em. Dr. W. Heinze, Prof. em. Dr.-Ing. eh. W. Kutzsche, Prof. em. Dr. sc. techn. Dr.-Ing. eh. F. H. Lange, Dr. sc. techn. D. Lochmann, Prof. Dr.-Ing. habil. W.Mansfeld, Dr.-Ing. G. Naumann, Dr. rer. oec. Dipl.-Ing. H. Schindler, Prof. Dr.-Ing. habil. P. Vielhauer, Prof. Dr. rer. nat. habil. H. Völz

Inhalt

ISSN 0092-668X

Draeger, W.
Beseitigt die Technologie die menschlichen Produktionsfunktionen? 136

Geidel, K.-D.; Fengler, W.; Schorrig, H.
Arbeitsplatzbezogenes Mikroprozessor-Entwicklungssystem 138

Münzer, B.-G.
Transparenter DMA-Datentransfer im Zeitschatten des Mikroprozessors U 880 142

Riedel, F.
MOS-Komparator für AD-Konverter 146

Posthoff, C.; Voigt, E.
Realisierung von Schaltnetzwerken durch Mikrorechner 149

Hälsig, C.
Der Selektor — Selektionsvorgänge der Nachrichtentechnik und ihre Verallgemeinerung in kybernetischen Systemen. Teil 2 152

Möschwitzer, A.
Grundlagen der Mikroelektronik. Teil 9 153

Küchenmeister, H.-J.; Kutschbach, E.; Wetzel, D.
Magnetische Datenträger in der Datenerfassungstechnik 162

Döring, H.-U.; Langer, H.-D.
Mehrdimensionale Behandlung der Bauelementefunktion von Elektrolytkondensatoren mit poröser Anode 168

Fachtagung 172

Dissertationen 173

Buchbesprechungen 174

Titelbild

An der TH Ilmenau wurde ein arbeitsplatzorientiertes Mikrorechnerentwicklungssystem, das Gerät MICORCOMBI, realisiert und in Zusammenarbeit mit dem VEB Elektronik Gera als Mikrocomputer MC 80 weiterentwickelt

Beseitigt die Technologie die menschlichen Produktionsfunktionen?

W. Draeger, KDT, Leipzig

Anläßlich des 165. Geburtstages und des 100. Todestages von Karl Marx veröffentlichen wir einige Beiträge zum Thema

Marx und die Technologie.

In mehreren Beiträgen geht Prof. Dr. W. Draeger folgenden Fragen nach, wobei er viele Bemerkungen von Marx und Engels für unsere heutige Entwicklung erschließt:

Wie verändert sich das aktive Verhalten des Menschen im Produktionsprozeß unter dem Einfluß moderner Technologien?

Was bringen Informationsmechanismen und Mikroelektronik für die Technologie?

Was sind Grundformen der Bewegung und wie verändern sie sich durch Mikroelektronik und Roboter?

Außer dem nachfolgenden Beitrag sind folgende Themen vorgesehen:

— Mikroelektronik — Maschinensystem — Technologie
— Schafft die Mikroelektronik eine einheitliche Technologie?
— Wohin geht die Technologie der Zukunft?

Über das Verhältnis des Menschen zu seiner Arbeit und zur Technologie kann man heute sehr unterschiedliche Darstellungen lesen. Nicht selten erhält die Technologie den Schein einer rein technischen Sache, die nicht sozial begründet sei. Man spricht dann häufig nur von sozialen Folgen der Technologie. Diese wiederum sind auch für die Arbeit des Menschen bedeutsam. So kommt *Schaff* zu dem Schluß: „Die mikroelektronische Revolution wird zweifellos den Stellenwert der Arbeit verringern und in manchen Fällen sogar völlig eliminieren . . . und das, was früher Arbeit war, durch kreative und unterhaltsame Beschäftigung ersetzen" [1].

Damit würde das Schöpfertum des Menschen nur noch außerhalb der Arbeit entfaltet. Hinter dieser Betrachtung verbergen sich auch die sogenannte technologische Arbeitslosigkeit, „einfache" Technologien für Entwicklungsländer oder für die Beschäftigung wenig qualifizierter Gastarbeiter und andere Erscheinungen, die man in kapitalistischen Ländern der Technologie zuschreibt.

Eine völlig andere Perspektive des Verhältnisses zwischen Arbeit und Technologie wurde bereits bei *Marx* vorgezeichnet. Er schrieb: „Die Arbeit erscheint nicht mehr so sehr als in den Produktionsprozeß eingeschlossen, als sich der Mensch vielmehr als Wächter und Regulator zum Produktionsprozeß selbst verhält . . . Es ist nicht mehr der Arbeiter, der den modifizierten Naturgegenstand als Mittelglied zwischen das Objekt und sich einschiebt, sondern den Naturprozeß, den er in einen industriellen umwandelt, schiebt er zwischen sich und die unorganische Natur, deren er sich bemeistert. Er tritt neben den Produktionsprozeß — statt sein Hauptagent zu sein" [2].

Er tritt neben ihn, um ihn besser zu beherrschen, um wirksamer zu arbeiten, um seine eigene allseitige Entwicklung voranzutreiben, die *Marx* als den „großen Grundpfeiler der Produktion und des Reichtums" bezeichnete. Genau zu diesem Zweck beschleunigt der Mensch den wissenschaftlich-technischen Fortschritt und dringt tiefer in die Naturgesetze ein. Die Mikroelektronik eröffnet ihm dazu neue Wege, die seine eigenen Produktionsfunktionen verändern.

Menschliche Produktionsfunktionen und Technologie

Verfolgt man die Arbeit des Menschen zur Schaffung von technischen Mitteln und Verfahren in ihrer historischen Entwicklung, so diente sie dem Ziel

— der Ergänzung menschlicher Organe z. B. zum weiteren Fassen, stärkeren Schlagen, genaueren Beobachten mit Hilfe von Werkzeugen und Mechanismen und
— der Ersetzung bestimmter Funktionen des Menschen im Produktionsprozeß.

Mit beiden Richtungen sind alle menschlichen Funktionen im Produktionsprozeß erfaßt. Die energetische, die technologische (im engeren Sinn) sowie Transport-, Maß- und logische Funktionen gehen immer mehr auf technische Mittel über.

Alle diese Funktionen sind durch den Einsatz der Mikroelektronik in Umfang und Vielfalt derart betroffen, wie durch keine frühere technologische Veränderung. Bedeutende Teile seiner bisherigen Arbeitsfunktionen kann der Mensch auch durch den „Naturprozeß, den er in einen industriellen umwandelt" erfüllen lassen. Das betrifft das große Feld körperlicher und geistiger Routinearbeit. Dazu zählen ebenso viele gefährliche, gesundheitsschädigende Arbeiten, wie z. B. die Kontrolle von Schmelzprozessen. Die Perspektive zeigt sogar Möglichkeiten, immer mehr logische Funktionen zu erfassen.

Welche große Wirkung im Vergleich zu Eisenbahnen, Auto oder Flugzeug, die sich im wesentlichen auf die Transportfunktion beschränken, oder im Vergleich zur elektrischen Energie, ja selbst der Kerntechnik, die überwiegend energetische, künftig auch zunehmend technologische Funktionen erfaßt! Deshalb kann man zu Recht „von einer allgemeinen Objektivierung des Produktionsprozesses und einer zunehmenden Trennung des Arbeitsprozesses vom technologischen Prozeß" sprechen [3]. Damit lockern sich die Beziehungen Mensch — Arbeitsmittel (Bild 1). Diese Lockerung eröffnet jedoch neue Möglichkeiten für die menschliche Arbeit. Allein die engen Grenzen gegenwärtiger Technologie zeigen die großen Felder menschlicher Arbeit: Produzieren, ohne die Umwelt zu zerstören oder zu verschmutzen; Produzieren ohne uninteressante, monotone oder gesundheitsschädigende Arbeit; Produzieren, um wachsende Bedürfnisse in Breite und Vielfalt zu befriedigen! Wie soll bzw. wie darf der Mensch dabei sein schöpferisches Betätigungsfeld vor-



Bild 1. Produktionsprozeß
P_m Produktionsmittel, A_g Arbeitsgegenstand, A_m Arbeitsmittel



Bild 2. Technologie in den Produktivkräften (*Pk*)



Bild 3. Zusammenhang von Charakter, Formen und Inhalt der Arbeit

rangig außerhalb der Arbeit suchen? Offenbar sind die Aussagen von *Karl Marx* aus dem Jahre 1858 wesentlich aktueller als die von *Adam Schaff* aus dem Jahre 1982.

Arbeitsprozeß und technologischer Prozeß

Die Entwicklungstendenzen verweisen also auf die künftigen Entfaltungsmöglichkeiten des Menschen im Produktionsprozeß. In ihm vollziehen sich sowohl der Arbeits- als auch der technologische Prozeß als verschiedene Seiten desselben.

Der *Produktionsprozeß* kann zunächst von seiner gesellschaftlichen und von seiner stofflichen Seite her betrachtet werden:

— Die *gesellschaftliche Seite* des Produktionsprozesses, seine sozial-ökonomische Form, umfaßt die Beziehungen der Menschen in ihm. Hier erfolgt die Bestätigung der menschlichen Arbeitskraft und damit vor allem die Entfaltung des Menschen, der zwischenmenschlichen Beziehungen und der gesellschaftlichen Verhältnisse.

— Die natürliche, *stoffliche Seite* des Produktionsprozesses umfaßt die konkrete Arbeit zur Herstellung von Gebrauchswerten, „Verausgabung menschlicher Arbeitskraft in besonderer zweckmäßiger Form", „produktive Verausgabung von menschlichem Hirn, Muskel, Nerv, Hand usw." [4]. Sie ist die materielle Grundlage der Verhältnisse in der Produktion, jedoch nicht identisch mit ihr. Deshalb wandte sich *Marx* gegen die Auffassungen *Rossis*, „der die Produktion, abgesehen von den sozialen Productionsformen als bloss technologischen Process betrachtet" [5]. Mit dieser Position wurde bereits jeder Technizismus abgelehnt.

Die genaue Gliederung des Produktionsprozesses verweist auf direkte Zusammenhänge zum technologischen Prozeß. Erfolgt die Produktion im Rahmen nur eines Verfahrens, so besteht zwischen der stofflichen Seite des Produktionsprozesses und dem technologischen Prozeß Identität. Der technologische Prozeß gibt auch den materiellen Rahmen vor, in dem sich der Arbeitsprozeß vollzieht. Die allgemeine Objektivierung des Produktionsprozesses bewirkt jedoch eine zunehmende Trennung des Arbeitsprozesses vom technologischen Prozeß.

Der *Arbeitsprozeß* umfaßt die konkrete, gebrauchswertschaffende Arbeit, die bei der Bearbeitung der Arbeitsgegenstände und damit der Vergegenständlichung der Arbeit geleistet wird. Dazu gehören wesentliche Aspekte der Reproduktion der Arbeitskraft, wie die Produktivkraftentwicklung, die Nutzung der vorhandenen Qualifikation und gleichfalls die Begründung sozialer Beziehungen, die weit über den Rahmen des technologischen Prozesses hinausgehen.

Der technologische Prozeß umfaßt die genannten Prozesse, vor allem aus materiell-technischer Sicht. Er umfaßt aber auch die Herstellung der Gebrauchswerte, der Produkte also, und damit die konkrete Arbeit. Er schließt die Produktionsverfahren und ihre Organisation ein, umfaßt jedoch auch den Maschinenrhythmus, Zeit, Menge und Sortiment von materiellen Zuführungen zum Produktionsablauf, die vielfach unabhängig von der direkt angewendeten lebendigen Arbeit erfolgen.

In diesem Sinne ist der technologische Prozeß umfangreicher als die konkrete Seite des Arbeitsprozesses. Mit der massenhaften Anwendung der Mikroelektronik wird dieser Unterschied weiter ausgeprägt. Damit ist die immer stärkere Unterscheidung zwischen Arbeits- und technologischem Prozeß Ausdruck dafür, daß der Mensch „neben den Produktionsprozeß tritt — statt sein Hauptagent zu sein". Diese Tendenz bestätigt also die immer bessere, komplexe Beherrschung der Natur durch den Menschen.

Produktivität und Technologie

Die Technologie spielt für die Entwicklung der produktiven Kräfte der Menschen und damit für die Arbeitsproduktivität eine maßgebliche Rolle (Bild 2). Erweiterte Reproduktion kann stets auf zwei Wegen erfolgen: „extensiv, wenn das Produktionsfeld ausgedehnt, intensiv, wenn das Produktionsmittel wirksamer gemacht" [6] wird. Praktisch existiert keiner der Wege „rein". Der eine oder andere Weg ist der jeweils bestimmende, der vorrangige.

„Das Produktionsmittel wirksamer machen" umfaßt entwickelte Maschinen, zweckmäßige Materialien, qualifizierte Arbeitskräfte und das effektive Zusammenwirken dieser Elemente. Hier liegt das Feld der Technologie. Mit wirksamen Produktionsverfahren und entsprechender Organisation leistet sie ihren Beitrag zur Intensivierung. Im Zusammenhang mit der Steigerung der Produktivität der Arbeit würdigt *Marx* ihre Rolle: „Die neuentdeckten Produktionsverfahren . . . kürzen, bei relativ geringen Kosten, früher höchst langwierige Prozesse auf ein Minimum ab" [7].

Diesen engen Zusammenhang von Intensivierung und Technologie bekräftigt das Programm der SED mit der Feststellung: Der wissenschaftlich-technische Fortschritt wird über die Technologie und ihr erreichtes Niveau produktivitätswirksam und effektiv [8]. Deshalb orientiert der X. Parteitag auf vorrangige Entwicklungslinien, die den Platz der Technologie verdeutlichen:

- Basistechnologien höchstintegrierter Schaltkreise
- flexible Automatisierungslösungen mit Robotern
- neue stoffwirtschaftliche und biotechnologische Verfahren
- energiesparende Verfahren und effektivere Energiewandlung [9].

Mit dieser Orientierung ist nicht nur die große Breiten- und Tiefenwirkung der modernen Technologie, insbesondere der

Fortsetzung auf Seite 138

Arbeitsplatzbezogenes Mikroprozessorentwicklungssystem

K.-D. Geidel, KDT; W. Fengler, KDT; H. Schorrig, Ilmenau

Mitteilung aus der TH Ilmenau, Sektion Technische und biomedizinische Kybernetik

Deskriptoren: Mikrorechner, Entwicklung; Mikrorechner, Test; Entwicklungssystem, Aufbau; Entwicklungssystem, Programm; Emulation, Mikroprozessor

Der typische und massenweise Einsatz von Mikroprozessoren bzw. Mikrorechnersystemen besteht nicht in der Applikation als Rechner, sondern in der Lösung spezieller Steuer- und Regelungsaufgaben. Sie erfordern in jedem Fall eine spezifische Anpassung des Interfaces an den Prozeß sowie einen Softwaretest unter applikationsorientierten Randwerten, d.h. zum Beispiel Einbeziehung der Hardwarebaugruppen und des Anwenderprozesses.

Unabhängig davon, ob von einem Mikrorechnersystem oder vom Mikroprozessorschaltkreisniveau ausgegangen wird, erfordern die genannten Bedingungen Mittel zur Unterstützung der Entwicklungs- und Inbetriebnahmearbeiten. Moderne Mikroprozessor-Entwicklungssysteme (EWS) müssen diesen Anforderungen genügen. Sie gehen damit im Leistungsumfang wesentlich über einen Programmierarbeitsplatz hinaus.

1. Anforderungen an Entwicklungssysteme

Die Entwicklungsaufgaben, die auf einem EWS bearbeitet werden, können sehr vielfältig sein: vom Software-Entwurf für einen fertigen Rechner (Programmierarbeitsplatz, PAPL) über den Entwurf von Hardware für Mikroprozessorsysteme bis zur Prozeßanalyse. Im folgenden werden Anforderungen an ein modernes EWS analysiert.

Ziel ist die Realisierung eines geschlossenen Entwicklungsweges auf einem EWS. Ausgehend von einer Aufgabenstellung muß das EWS eine problemorientierte Notierung eines zu entwickelnden Anwendersystems ermöglichen. In steigendem Maße wird heute die Anwendung von höheren Programmiersprachen, wie u.a. PASCAL, BASIC und ADA angestrebt. Sie sind universell, damit für einen Universalrechner geeignet und vorwiegend auf mathematische Algorithmen zugeschnitten. Ihre Einordnung ist als mathematische Fachsprache zu verstehen.

Zur Realisierung spezieller Probleme, z.B. von Automatisierungsaufgaben, sind sie weniger geeignet. So tragen sie Echtzeitanforderungen nur im geringen Maße Rechnung. Die Anwendung von speziellen Fachsprachen bietet dem Entwickler wesentlich mehr Unterstützung. Moderne EWS sollten die Entwicklung neuer Fachsprachen unterstützen. Für Fachsprachenentwicklung und in Hardware-Nähe wird das Assembler-Niveau seine Bedeutung behalten. Zur Zeit realisierte EWS verwenden noch vorrangig das Assembler-Niveau.

Nach der durch einen leistungsfähigen Editor unterstützten Notierung und anschließenden Programmübersetzung mit syntaktischer Kontrolle folgt der Programmtest auf semantische Richtigkeit.

Programmtests werden z.Z. durch Testprogramme für Schritttests unterstützt. Es ist nach jedem Schritt die Anzeige und Manipulation von CPU-Zustand, Registern, Speichern und E/A-Toren möglich. Nach erfolgreichem Schrittest sind Programmlauftest unter EWS-Kontrolle (zeitgedehnt oder Echtzeitlauf) durchführbar. Die Darstellung von Programmläufen als Grafik erweist sich in bestimmten Fällen als sehr hilfreich. Für den Echtzeitlauf müssen Haltepunkte zum Programmlauf-Stop abhängig von logischen Zuständen setzbar sein. Ein Echtzeitspeicher erleichtert dabei die Fehlersuche durch die Darstellung des Ablaufgeschehens vor Erreichen des Haltepunktes. Sinnvoll ist eine sich anschließende Programmabarbeitung mit Simulation des informationsseitig zu bearbeitenden Prozesses (Anwenderprozeß). Auf diese Weise können kritische Zustände am Anwenderprozeß vermieden bzw. ein Test vor Existenz desselben durchgeführt werden. Ist auch dieser Arbeitsabschnitt ordnungsgemäß absolviert, so kann der Anwenderprozeß über analoge und digitale Schnittstellen an das Entwicklungssystem angeschlossen werden. Das EWS emuliert (bildet nach) hierbei das zu entwickelnde Anwendersystem bezüglich seines E/A-Verhaltens. Die sich anschließende Hardwareentwicklung des Gerätes oder des Systems ist auf diesem Niveau effektiv möglich. Dieser Entwurf kann durch einen „In-circuit-Emulationsadapter" unterstützt werden. Der Entwicklungstendenz zu Multiprozessorsystemen muß durch den Einsatz mehrerer Emulationsadapter und spezieller Steuerregime in dem EWS entsprochen werden. Die Hardware kann schrittweise aufgebaut und mit dem entwickelten Programm getestet werden. Logikanalysefunktionen im EWS unterstützen den Test.

Fortsetzung von Seite 137

Mikroelektronik erfaßt. Gleichermaßen ist die Wirksamkeit der Technologie auf die Arbeit des Menschen verdeutlicht.

Wirksamkeit der Technologie auf die Arbeit

Über den Einfluß der Technologie auf die Arbeit schrieb *Marx:* „Die Technologie enthüllt das aktive Verhalten des Menschen zur Natur, den unmittelbaren Produktionsprozeß seines Lebens, damit auch seiner gesellschaftlichen Lebensverhältnisse und der ihnen entquellenden geistigen Vorstellungen" [10].

Mit der Mikroelektronik verstärkt der Mensch diese Rolle der Technologie. Ihre Wirkungen auf die Arbeit werden nicht geringer sondern vielfältiger und stärker (Bild 3).

Zunächst verändern sich die Produktionsfunktionen, die der Mensch selbst ausführt. Sie erfassen immer mehr Gebiete, denen sich der Mensch bisher nicht widmen konnte. Inhaltsreiche Arbeit, Sicherung des natürlichen Gleichgewichts und Schaffung geschlossener Stoffkreisläufe sind dafür typisch. Für diese Maßstäbe ist der Rahmen kapitalistischer Wirtschaft nicht mehr ausreichend.

Gleichzeitig mit den neuen Funktionen gewinnt das Schöpferische in der Arbeit an Gewicht. So verschieben sich die Relationen im Arbeitsinhalt erheblich. Dazu erweiterte der Mensch die Mittel der Arbeit. Das Maschinensystem wurde um die Informationsmaschine erweitert. Das ermöglicht wiederum neue Verfahren der Produktion.

NaA 9031

Literatur

[1] *Friedrichs, G.; Schaff, A.:* Auf Gedeih und Verderb. Mikroelektronik und Gesellschaft. Wien-München-Zürich: Europaverlag 1982, S. 353 ff
[2] *Marx, K.:* Grundrisse der Kritik der politischen Ökonomie. Berlin: Dietz Verlag 1974, S. 592 ff
[3] *Macher, F., u.a.:* Wissenschaftlich-technischer Fortschritt und Inhalt der Arbeit. Berlin: Verlag Die Wirtschaft 1980, S. 40
[4] *Marx, K.:* Das Kapital, Bd. 1, MEW Bd. 23, Berlin: Dietz Verlag 1977, S. 6
[5] *Marx, K.:* Zur Kritik der politischen Ökonomie (Manuskript 1861–63). MEGA II, 3.1. (Textteil) Berlin: Dietz Verlag 1976, S. 133
[6] *Marx, K.:* Das Kapital, Bd. 2. MEW Bd. 24, Berlin: Dietz Verlag 1979, S. 172
[7] Ebenda Bd. 3., S. 81
[8] Programm der SED. Berlin: Dietz Verlag 1976, S. 46
[9] Bericht des ZK an den X. Parteitag der SED. Berlin: Dietz Verlag 1981, S. 50
[10] *Marx, K.:* Das Kapital, Bd. 1, S. 393

Prof. Dr. rer. oec. habil. *Walter Draeger*, TH Leipzig, 7030 Leipzig, Karl-Liebknecht-Str. 132

Bild 1. Struktur eines gebräuchlichen Mikroprozessorsystem-Entwicklungsarbeitsplatzes



Der beschriebene Entwicklungsweg stellt hohe Anforderungen an die Mensch-Maschine-Kommunikation des EWS. Fortgeschrittene Lösungen zeichnen sich durch

- Arbeitsplatzbezogenheit des Systems
- grafische Darstellung auf Farbbildschirm
- virtuelle Tastatur auf dem Bildschirm
- Lichtgriffel- oder direkte Handeingabe über den Bildschirm
- Sprachkommunikation (zur Bedienung)
- Nutzung von umfangreichen Programmbibliotheken
- Mehrnutzerbetrieb
- dezentralisierbare Emulationsadapter aus.

2. Prinzipieller Aufbau derzeit realisierter Mikroprozessor-Entwicklungssysteme

Bild 1 zeigt die Struktur eines Mikroprozessorsystem-Entwicklungsarbeitsplatzes. Neben dem zu entwickelnden Anwendersystem und einem Logikanalysator ist das Mikrorechner-Entwicklungssystem als wesentlicher Bestandteil zu erkennen. Es besteht aus dem Entwicklungsrechner und den peripheren Einheiten, standardmäßig einem Bildschirmterminal zur Kommunikation, einer Floppy-Disk-Einheit als Massenspeicher und einem Drucker zur Dokumentationsherstellung. Wahlweise können weitere Peripheriegeräte (z. B. Lochstreifenleser und -stanzer) angeschlossen werden. Der Entwicklungsrechner wird durch einen gut ausgebauten Mikrorechner mit für die Entwicklungssystemarbeit zugeschnittenen Spezialbaugruppen und Programmen gebildet. Zur Kopplung mit dem zu entwickelnden Anwendersystem dient der Emulationsadapter. Er kann als Schnittstelle die CPU-Belegung oder die System Bus-Belegung des zu entwickelnden Systems haben. Mit dieser Schnittstelle wird das Anwendersystem über die CPU-Fassung (In-circuit-Emulation) bzw. einen Bussteckplatz verbunden.

Über die für das Anwendersystem bereits entwickelten E/A-Baugruppen können der Anwenderprozeß (oder Teile von diesem) angeschlossen werden. Der Logikanalysator, dessen Meßkanäle variabel im Anwendersystem zugeordnet werden können, ist mit dem Entwicklungsrechner über Triggereingänge oder -ausgänge koppelbar.

Die peripheren Geräte und der Logikanalysator sind i. allg. Standardgeräte, so daß im weiteren der Aufbau des Entwicklungsrechners erläutert werden soll. Moderne Geräte basieren auf einem Zweiprozessor- oder Mehrprozessor-Konzept. Diese Lösung ist auf Grund der Entwicklung der Schaltkreiskosten auch bei arbeitsplatzbezogenen Geräten möglich. Der Master-Rechner, der auch aus mehreren Prozessoren aufgebaut sein kann, ist eine Standard-Rechnerstruktur.

Seine Aufgaben bestehen in

- der Kommunikation mit dem Entwickler
- der Massenspeicherverwaltung
- der E/A-Geräteverwaltung (Drukker, ...)
- der Kommunikation mit dem Slave-Emulations-Rechner und der Unterstützung von dessen Testbetrieb
- der Unterstützung der Programmerstellung durch ein Programmaufbereitungssystem.

Zur Lösung dieser Aufgaben hat der Master-Rechner ein Betriebssystem, an das keine Echtzeitanforderungen gestellt werden. Das Programm-Aufbereitungssystem, das integrierter Bestandteil des Betriebssystems ist, besteht aus den Komponenten

- Editor
- Assembler, Compiler
- Binder.

Dieses System, das von Kleinrechnern her bekannt ist, ermöglicht die Erfassung und Korrektur von Quellprogrammen (Editor), die Übersetzung und syntaktische Kontrolle derselben (Assembler, Compiler) und das gemeinsame Verbinden von Programmteilen zu einem Gesamtsystem (Binder).

Neu bei Mikrorechner-Entwicklungssystemen sind die Testmöglichkeiten der Programme in Zusammenarbeit mit der schrittweise hergestellten Anwender-Hardware und dem angeschlossenen Anwenderprozeß. Das wird durch die schon eingangs erwähnte Emulations-Kopplung realisiert. In dem zu entwickelnden Anwendersystem wird die CPU durch den Emulationsadapter ersetzt, wobei bezüglich der Anwendersystemschnittstelle durch diesen ein der CPU fast identisches Verhalten erzeugt wird. Die Arbeit des Anwendersystems kann aber durch den Masterrechner gesteuert und kontrolliert (angezeigt) werden. Das wird durch einen Slave-Rechner nach Bild 2 erreicht. Dieser Slave-Rechner, der mit dem Emulationsadapter identisch sein kann, enthält die CPU, die für das Anwendersystem vorgesehen ist. Deren CPU-Bus kann (i. allg. durch das Umschalten ausgewählter Steuersignale) zyklenweise oder für längere Zeitabschnitte auf das Anwendersystem, einen Emulationsspeicher oder das Analysesystem geschaltet werden. Im Testprogrammgrundzustand arbeitet die CPU mit den Analysebaugruppen. Der Zusatzspeicher enthält die dafür notwendigen Analyseprogramme. Die Kommunikation mit dem Master-Rechner erfolgt über eine E/A-Schnittstelle. Die einzelnen Funktionen der Analyseprogramme zeigt Bild 3.



Bild 2. Anordnung zur CPU- und Speicher-Emulation (In-circuit-Emulation)



Bild 3. Zustände des Testprogramms beim Echtzeitprogrammtest

Folgende Grundfunktionen sind möglich:

— Laden von Programmen und Daten in den Anwenderspeicher oder in Anwender-Tore

— Setzen der Speicher- und E/A-Torzuweisung für das Anwenderprogramm in der Seitensteuerung

— Setzen von Kontroll- und Steuerbedingungen für das Anwenderprogramm

— Anzeige des Anwenderprogrammzustandes und der Kontrollwerte über den Masterrechner

— Anwenderprogramm-Start.

Die Kontrolle und Steuerung des gestarteten Anwenderprogramms wird durch die Baugruppen Seitensteuerung, Haltepunktsteuerung, Echtzeitspeicher und ein im Bild nicht getrennt aufgeführtes Steuertor durchgeführt.

Die Seitensteuerung hat die Aufgabe, bei laufendem Anwenderprogramm zyklenweise, abhängig von angesprochenen Adreßbereichen, die Bus-Umschaltung zwischen Anwenderspeicher und Emulationsspeicher durchzuführen. Sie ermöglicht damit die segmentweise Arbeit mit dem Emulationsspeicher und dem schrittweise aufgebauten Anwenderspeicher. Die Arbeit mit dem Emulationsspeicher, der einen RAM darstellt, ermöglicht schnelle Änderungen von Programmfehlern. Das ist bei den i. allg. im Anwendersystem später eingesetzten ROMs (PROMs, EPROMs) nicht gegeben.

Die Haltepunktsteuerung gewährleistet das befehlsweise oder programmzustandsabhängige Stoppen des Anwenderprogramms oder das Aussenden von Triggersignalen.

Der Echtzeitspeicher ermöglicht die Analyse des Programmverhaltens vor dem Erreichen eines Halte- oder Triggerpunktes durch zyklenweises Abspeichern des CPU-Buszustandes. In Zusammenarbeit mit einem Rückübersetzer kann der Programmverlauf im Betriebssystemzustand angezeigt werden.

Die reibungslose serielle Arbeit von Betriebssystem und Anwenderprogramm wird durch das oben erläuterte Speicher-Umschalten, das Laden des Anwenderprogramm-CPU-Zustandes bei Start desselben und das Abspeichern dieses Zustandes bei Rückkehr in das Betriebssystem erreicht.

Durch dieses Konzept des Emulationsadapters arbeitet das gestartete Anwenderprogramm ohne Einschränkungen der Echtzeit, des logischen CPU-Verhaltens und in Zusammenarbeit mit dem anschließbaren Anwenderprozeß. Das führt zu einem effektiven Test der hergestellten Anwender-Hard- und -Software.

3. Beschreibung eines realisierten Entwicklungssystems

Als Beispiel eines arbeitsplatzorientierten Minientwicklungssystems wurde an der TH Ilmenau das Gerät MICROCOMBI realisiert. In einem kompakten Gehäuse befinden sich Tastatur, alphanumerisches und teilweise grafisches Display, Magnetbandkassettenspeicher, EPROM-Programmiereinheit, Stromversorgung und der Mikrorechnerkern. Dieser besteht aus dem CPU-Schaltkreis U 880 D mit Randelektronik, 8 kByte ROM und 5 kByte RAM auf zwei Leiterkarten 170 mm × 95 mm. Speichererweiterung ist möglich. Weitere Baugruppen, insbesondere zur Prozeßankopplung, können gesteckt werden (Bilder 4, 5 und 6).

Das Gerät ist kostengünstig, kompakt und klein. Zur Herstellung von Programmen in Assembler- oder Fachsprache, wie sie in Prozeßsteuerungen typisch sind, bzw. von unabhängigen Teilprogrammen eines großen Programmsystems werden genügend Hilfen geboten. Programme von 2 bis 8 kByte sind verwaltbar. Alle Betriebssystemprogramme sind resident. Der MICROCOMBI ist somit mehr als ein Programmierarbeitsplatz (PAPL). Durch seinen kompakten Aufbau kann der MICROCOMBI besser zu den realen Prozessen gebracht und dort in direkter Prozeßkopplung als Prototypengerät stationiert werden. Der niedrige Preis rechtfertigt eine Verfügbarkeit für nur eine Aufgabe.

Das Gerät MICROCOMBI wurde in Zusammenarbeit mit der TH Ilmenau vom VEB Elektronik Gera als Mikrocomputer MC 80 weiterentwickelt und wird produziert.

3.1. Programmsystem zur Herstellung von Anwenderprogrammen in Assemblersprache

Der Editor wird aus dem Betriebssystem aufgerufen. Er geht von einem abarbeitungsfähigen Maschinencodeprogramm und einer zugehörigen Markentabelle aus. Über einen Reassembler erzeugt der Editor auf dem Bildschirm eine Programmausschrift im Quellcode (Assemblermnemonic). Mit den Informationen in der Markentabelle werden Markendefinitionen und Zugriffe mit rückübersetzt, somit wird ein vollständiger Quellcode wieder erzeugt, der von anderen Entwicklungssystemen lesbar ist.

Der Editor dient sowohl zur Anzeige als auch zur Korrektur und Eingabe von Programmen und ermöglicht den schrittweisen Test mit Kontrolle von RAM-Inhalten.

Kommandos des Editors

Im Grundzustand sind alle Tasten Kommandotasten. Ein

Bild 4. Zentrale Verarbeitungseinheit des MICROCOMBI mit CPU, Bustreibern, Takterzeugung, Resetlogik, 4 kByte EPROM, 1 kByte RAM und Speicheradreßdecodierlogik



Bild 5. Kommunikationsinterface-Ansteuerung für Bildschirm, Tastatur und Magnetbandspeicher



Bild 6. Speichererweiterung mit 4 kByte EPROM und 4 kByte dynamischer RAM





Bild 7. Arbeit im Assembler-Modus



Bild 8. Arbeit im Test-Modus mit Register- und Flag-Darstellung



Bild 9. Grafische Darstellung des Prozeßverhaltens auf einem Prozeßentwicklungssystem

Tastendruck löst sofort die ihr zugeordnete Reaktion aus. Nur in bestimmen Fällen (während der Quellcodeeingabe, bei Angabe von angeforderten Daten, Adressen, Marken) wirkt die Tastatur als allgemeine Eingabetastatur auf dem Bildschirm (Bilder 7 und 8).

Der Editor kann sich in verschiedenen Betriebszuständen (Modi) befinden. Diese sind durch ihre charakteristische Bildschirmausschrift gekennzeichnet. Diese Modi sind

- Anzeige-Modus
- Quellcodeeingabe-Modus
- RAM-Modus
- Test-Modus
- Dokumentations-Modus.

In diesen Modi gelten jeweils unterschiedliche Kommandos. Die Kommandos des Anzeigemodus sind in der folgenden Übersicht dargestellt.

Anzeige-Modus

Kom	weitere Eingabe	Reaktion
↓		Anzeige ab nächstem Befehl
↑		Anzeige ab zurückliegendem Befehl
N		Anzeige nächstes Bild (nächste 4 Befehle)
Z		Anzeige zurückliegendes Bild
A		Anzeige ab zurückliegender Globalmarke
B		Anzeige ab nächster Adresse (byteweise)
G	mar EX	Anzeige ab unter mar angegebener Marke
G	adre EX	Anzeige ab angegebener Adresse (hex)
G	EX	Anzeige ab Programmende
F	nn nn nn nn EX	Anzeige ab nächstem Befehl, der die angegebene Bytekombination hat. FF entspricht beliebig (finde)
S	mar EX	Streiche alle Befehle bis ausschließlich der Marke mar
S	adre EX	Streiche bis ausschließlich Adresse adre (hex)
S	EX	Streiche den anstehenden Befehl
E	nn EX	Verschiebe das Programm ab aktueller Adresse bis zur Adresse nn nach hinten (Freischaufeln für Eingabe)
M	mar EX	Verschiebe auf die aktuelle Adresse das Programm ab Marke mar bis Programmende, der Zielbereich muß frei sein! (mit ØØ oder FF belegt)
M	adre EX	Binde das Programm ab Adresse (Markenzuweisung)
Q		Eintritt in den Quellcode-Modus
R		Eintritt in den RAM-Modus
T		Eintritt in den Test-Modus
C		Eintritt in den Dokumentationsmode (copy)

Quellcode-Modus

EX	befehl EX	Eingabe eines Befehls, Übersetzung, Fehlerkorrektur
OFF		Verlassen des Quellcode-Modus, Eintritt in Anzeige-Modus

3.2. Programmtest mit Anwenderhardware

Der MICROCOMBI kann mit Anwenderbaugruppen erweitert werden. Diese werden dann in den normalen Programmlauf bzw. Test einbezogen. In bezug auf Speicherraum, Interrupts, Registerbenutzung usw. müssen sich die Anwenderbaugruppen und das Anwenderprogramm den MICROCOMBI-Betriebssystem-Anforderungen anpassen.

Ein Test mit autonomer Anwenderhardware wird durch Benutzung des Emulationsadapters ermöglicht. Dieser enthält die Emulator-CPU, die im Anwendersystem die CPU ersetzt, einen bestimmten RAM-Bereich, in dem das zu testende und später in EPROMs zu ladende Programm steht, die Haltepunkt-Logik, den Echtzeit-Speicher und die Umschalt- und Kommunikationslogik zur Steuerung der Emulator-CPU.

Im Anwendersystem-Lauf sind beide Systeme, Anwender und Entwicklungssystem, getrennt. Das Entwicklungssystem kann Überwachungsfunktionen des Anwendersystems übernehmen, Zustände anzeigen u.ä. Diese Funktion ist weitgehend unabhängig von der eigentlichen Emulation und unterstützt den Gesamttest.

Bei einer Haltepunkt-Unterbrechung des Anwender-Laufs tritt der MICROCOMBI wieder in seine Funktion als Emulationsverwalter. Die Registerinhalte der Emulator-CPU werden dargestellt, auf den Echtzeit-Speicher kann zugegriffen werden usw. (Bild 9).

In der Anwendung als prozeßorientiertes EWS müssen neben den genannten Leistungsmerkmalen noch analoge und digitale Schnittstellen vorhanden sein, die eine direkte Prozeßankopplung ermöglichen. Voraussetzung dafür sind grafische Displayfunktionen. Auf diesem Niveau ist die Emulation des gesamten zu entwickelnden Mikroprozessorgerätes oder -systems ohne die Schaffung von dessen Hardware möglich. Auf dem System MICROCOMBI ist ein Programmpaket zur Anwendung als Prozeßentwicklungssystem realisiert. Eine Veröffentlichung ist in Vorbereitung.

Eingegangen am 24. September 1981 NaA 8783

Literatur

[1] *Roth, M.; Schorrig, H.; Geidel, K.-D.:* Nachnutzungsdokumentation MICROCOMBI. TH Ilmenau, Sektion TBK, 1980

[2] *Roth, M.; Schorrig, H.:* Systemkonzept MICROCOMBI. radio fernsehen elektronik 30 (1981) 7, S. 423–424

[3] *Roth, M.:* Mikroprozessoren. Ilmenau, Wissenschaftl. Zeitschrift und KDT-Hochschulsektion 1979

[4] *Saponas, T. A.; Kerr, B. W.:* Logic Development System Accelerates. Microcomputer System Design. Hewlett-Packard-Journal 31 (1980) 10, S. 3–13

[5] *Donelly, J. B.*, u.a.: Emulators for Microprocessor System Development. Hewlett-Packard-Journal 31 (1980) 10, S. 13–20

[6] Master slave develop systems. Electronics 24 (1981) 4, S. 242

[7] Bedienungsanleitung MEOS 1521. VEB ZFT Robotron 1980

Dr.-Ing. *Klaus-Dieter Geidel*, Dipl.-Ing. *Wolfgang Fengler*, Dipl.-Ing. *Hartmut Schorrig*, Technische Hochschule Ilmenau, Sektion Technische und biomedizinische Kybernetik, 6500 Ilmenau, Postschließfach 327

Transparenter DMA-Datentransfer im Zeitschatten des Mikroprozessors U 880

B.-G. Münzer, KDT, Dresden

Mitteilung aus der Technischen Universität Dresden, Sektion Informationstechnik

Deskriptoren: Mikrorechentechnik, Mikroprozessor, Interface-Schaltkreise, Datentransfer, direkter Speicherzugriff, transparenter DMA-Verkehr, Zyklusdiebstahl

Die Transfergeschwindigkeit des Datenaustauschs ist eine wichtige Kenngröße bei der Entwicklung und Anwendung von Mikrorechnern. Einen ersten Schritt zur Geschwindigkeitssteigerung des Datentransfers stellt die Anwendung des Verfahrens zum „Direkten Speicherzugriff, DMA" dar. Dabei übernimmt ein programmierbarer DMA-Schaltkreis die gesamte Bussteuerung und führt bei inaktiver CPU schnelle Datenaustauschoperationen durch. Ein Beispiel zur Anwendung eines DMA-Schaltkreises im Mikrorechner K 1520 findet man in [1].
Aufbauend auf diesen Ergebnissen wird im folgenden ein Verfahren dargestellt, das im Gegensatz zum busaktiven DMA-Verkehr nach [1] der CPU nicht die Bussteuerung entzieht. Es nutzt vielmehr solche Zeitlücken innerhalb der CPU-Befehlsbearbeitung aus, bei denen keine relevanten Informationen im Bussystem vorhanden sind. Dieses Verfahren wird im folgenden als „Transparenter DMA-Datentransfer" bezeichnet und arbeitet im Zeitschatten der CPU. Als Zeitfenster für einen transparenten DMA-Transfer eignen sich beim Mikroprozessor U 880 die Takte T_3 und T_4 eines Befehlsholezyklus (M_1-Zyklus) [2]. Während dieser Takte führt die CPU die Decodierung des im Takt T_2 gelesenen Befehls durch und sendet eine der Refreshadressen $A0$ bis $A6$ aus, die bei Verwendung statischer Speicher jedoch nicht benötigt werden. Beim Prozessor U 880 besteht jedoch keine Möglichkeit, durch Software oder Hardware unmittelbar das Aussenden der Refreshadressen zu unterbinden und während dieser Zeit die Ausgaberegister in den hochohmigen Zustand zu versetzen. Daher sind gezielte Maßnahmen der K-1520-Systembussteuerung notwendig, um einen transparenten DMA-Transfer während der Dauer von CPU-Decodier- und Refreshzyklus realisieren zu können.

1. Autonomer DMA-Speicher-Modul

Experimentelle Grundlage zur Anwendung des transparenten Datentransfers bildet der DMA-Modul nach Bild 4 in [1], der entsprechend der Hauptzielstellung eines direkten Speicherzugriffs durch einen eigenen Speicherbereich ergänzt wurde.
Er hat folgende Konfiguration:

- 1 KByte EPROM U 555 C
- 1 KByte statisches RAM U 202 D (400 ns Zugriffszeit)
- 2 KByte statisches RAM U 202 DA (200 ns Zugrifszeit).

Diese Speicherbereiche sind sowohl vom DMA als auch von der CPU adressierbar. Das EPROM U 555 enthält

- die konstanten Bestandteile der DMA-Initialisierung
- Bildschirmausgaberoutinen von DMA-Registern
- Programme zum Beschreiben von Speicherbereichen
- Programme zur Bildschirmanzeige von Speicherbereichen.

Der 1-KByte-Bereich mit U 202 D wird für den variablen Teil der DMA-Initialisierung verwendet (Tafel für OTIR-Befehl), bzw. er kann auch für den busaktiven DMA-Datenaustausch unter Beachtung der Zugriffszeit eingesetzt werden.
Der 2-KByte-Speicherbereich (U 202 DA) wird für den busaktiven und transparenten DMA-Transfer verwendet und gestattet das sichere DMA-Lesen bzw. Schreiben in einem Taktzyklus von 400 ns.

2. Wirkungsprinzip des transparenten DMA-Datentransfers

Das Verfahren des transparenten Datentransfers hat folgende grundlegenden Eigenschaften

- volle Kompatibilität zum Mikrorechner K 1520 und keine schaltungstechnischen Eingriffe in dessen Busstruktur
- Der Transparent-mode stellt eine zusätzliche DMA-Arbeitsweise dar; vom busaktiven zum Transparent-mode wird durch einfache Hardware- bzw. Software-Auslösung umgeschaltet
- Alle busaktiven DMA-Betriebsarten (Byte-mode, Continuous-mode, Burst-mode), Funktionstypen (Transfer/Suche) und Interruptauslösung (Vergleichsbyte gefunden, Blockende erreicht) sind ebenso beim Transparent-mode anwendbar.

Der Transparent-mode wird durch eine Zusatzlogik realisiert, in der, ausgehend von den Zeitabläufen der U-880-CPU bzw. des Z-80-DMA-Schaltkreises, folgende Aktivitäten durchgeführt werden (Bild 1):

- Erkennen eines M_1-Zyklus an der fallenden Flanke der NAND-Verknüpfung $\overline{M_1 \wedge MREQ}$
- Auszählen der danach folgenden Takte
- Generierung eines Signals /BUSAK = $/BAO_{ZRE}$ (Open-collector-Stufe auf ZRE-Leiterkarte) während der Decodierphase der CPU mit dem Ziel:

1. Sperren der CPU-Bustreiber auf der ZRE-Einheit des Mikrorechners K 1520 zur Unterdrückung der Prozessorsignale

2. Freigabe und Richtungseinstellung der Bussteuerung des DMA-Moduls

- Realisierung eines von M_1 gesteuerten Busbestätigungssignals /BAI für den Z-80-DMA-Schaltkreis mit dem Ziel:

3. Generierung des /BAI-Signals zu dem Zeitpunkt, der gewährleistet, daß eine Koinzidenz von DMA-Datentransfer und CPU-Decodierphase eintritt. Der Z-80-DMA-Schaltkreis benötigt vom Erkennen eines aktiven /BAI-Signals bis zum Start des DMA-Datentransfers 2 Takte.

4. Rücksetzen des /BAI-Signals einen Takt vor Abschluß des DMA-Datentransfers jedes Bytes, damit der laufende DMA-Zyklus (Lesen und Schreiben) noch abgeschlossen wird, aber bei Abfrage des /BAI-Signals am Ende der DMA-Schreibphase kein neuer DMA-Zyklus eingeleitet wird.

Das /BAI-Signal stellt somit das grundlegende Steuersignal für den DMA-Schaltkreis zur Realisierung der Koinzidenz des DMA-Datentransfers mit der CPU-Decodierphase dar.
Diese Aktivitäten sollen an Hand von Bild 2 näher erläutert werden. Der Befehlsholezyklus (M_1-Zyklus) ist durch das aktive /M_1-Signal und durch das /MREQ-Signal gekennzeichnet. Die fallende Flanke der NAND-Verknüpfung tritt maximal 110 ns nach der fallenden Flanke im Taktzyklus T_1 auf und wirkt als Indikator für einen laufenden Befehlsholezyklus. Die Zeitabläufe im Z-80-DMA-Schaltkreis erfordern zwei Takte vom Erkennen eines aktiven /BAI-Signals bis zum Start des DMA-Transfers. Aus Bild 2 wird deutlich, daß die Koinzidenz von transparentem Datentransfer und CPU-Decodierphase beim Z-80-DMA-Schaltkreis nur dadurch zu erreichen ist, daß für die U-880-CPU im Takt T_1 des M_1-Zyklus ein WAIT-Schritt eingefügt wird. Am Ende von T_w werden die gültigen Befehlsdaten übernommen. Die Decodierphase dauert beim überwiegenden Teil der U-880-Befehle 2 Takte. Bei einigen Befehlen dauert jedoch die Decodierphase länger. So benötigen folgende Ein-Byte-Befehle

- RET cc (wenn die Bedingung nicht erfüllt ist) 3 Decodiertakte
- INC ss 4 Decodiertakte
- DEC ss 4 Decodiertakte
- ADD HL, ss 9 Decodiertakte.

Für die Anwendung des beschriebenen Transparent-Verfahrens besteht dadurch aber keine Einschränkung.

Das Busbestätigungssignal /BAI wird mit der fallenden Flanke der NAND-Verknüpfung $\overline{M_1 \wedge \text{MREQ}}$ gesetzt und mit Beginn von T_2 vom DMA-Schaltkreis als aktiv erkannt. Mit Beginn von T_3 setzen dann folgende Phasen ein:

– Decodier- und Refreshzyklus der CPU

– Sperren der CPU-Bustreiber und Freigabe der DMA-Bustreiber mit /BUSAK.

Bereits zu Beginn der transparenten DMA-Schreibphase wird /BAI inaktiv gesetzt, so daß mit Sicherheit zum Abschluß von T_4 das Signal /BAI vom DMA-Schaltkreis als inaktiv erkannt und kein neuer DMA-Zyklus eingeleitet wird. Falls sich unmittelbar danach ein neuer M_1-Zyklus anschließt, wiederholt sich das Taktschema. Jeder M_1-Zyklus, unabhängig vom zeitlichen Abstand, führt somit zu einem transparenten Transfer eines Datenbytes. Bei dazwischenliegendem Speicherlese- bzw. -schreibzyklus, E/A-Operationen oder Interruptzyklus bleiben /BAI und dementsprechend der DMA-Transfer inaktiv. Die schaltungstechnische Realisierung ist in Bild 1 dargestellt.

Die fallende Flanke von $\overline{M_1 \wedge \text{MREQ}}$ wird vom flankenaktiven M_1-Flipflop übernommen, das die Reset-Eingänge des ebenfalls flankenaktiven Schieberegisters (Flipflop 3 bis 7) öffnet. Die steigenden Flanken des Systemtaktes werden vom Schieberegister übernommen, die 5. Taktflanke setzt das M_1-Flipflop und damit auch das gesamte Schieberegister zurück.

Die Steuersignale /BUSAK und /WAIT werden der Transparentlogik entnommen und direkt dem Systembus des K-1520-Mikrorechners zugeführt. Der Anschluß /BAI des Z-80-DMA-Schaltkreises wird von den übrigen Verbindungen des DMA-Moduls getrennt und direkt mit dem /BAI-Anschluß der Transparentlogik verbunden.

3. Transparent-mode im Mikrorechner K 1520

Zur Funktion des Transparentmode in Kombination mit allen Betriebsarten des Z-80-DMA-Schaltkreises und in Zusammenarbeit mit der U-880-CPU sind einige zusätzliche Maßnahmen erforderlich.

3.1. Freigabephase

Vor Beginn der ersten Transparent-Übertragung setzt das System-Reset des Mikrorechners alle Flipflop der Transparentlogik in den Ausgangszustand (Bild 3).



Bild 1. Schaltbild der Tranparentlogik, Schaltung für Flipflop 1 bis 11: D 274

Bild 2. Transparent-Durchführungs-Phase





Bild 3. Transparent-Freigabe-Phase



Bild 4. Transparent-Vorbereitungs-Phase

Die Umschaltung von busaktivem DMA-Verkehr zu Transparent-mode wird durch Setzen des Freigabe-Flipflop (vgl. Bild 1) eingeleitet. Mit aktiver Freigabe erfolgt:

— Umschalten des Busbestätigungssignals /BAI für den DMA-Schaltkreis von $/BUSAK_{CPU}$ auf $/BAI_{TRANSPARENT}$
— Aktivieren von /BUSRQ-STOP = low im DMA-Modul und damit Verhinderung einer CPU-Abschaltung
— Lösen der Reset-Sperre am BUSRQ-START-Flipflop und am BUSRQ-STOP-Flipflop.

Nach Initialisierung des DMA-Schaltkreises können Transparent-Freigabe und DMA-Start kombiniert ausgelöst werden, wobei die Vorderflanke des Auslöseimpulses die Freigabe bewirkt und die Rückflanke den DMA-Start auslöst.
Hardware-Auslösung: Die Eingänge „DMA-Start" und „$Freigabe_{ext}$" werden miteinander verbunden und mit dem low-aktiven Auslöseimpuls gespeist (vgl. Bild 4 in [1] und Bild 1).
Software-Auslösung: Der Ausgang „Freigabeadresse" wird mit dem Eingang „DMA-Start" verbunden, und mit dem CPU-Steuerwort OUT „Freigabeadresse" wird der transparente DMA-Verkehr gestartet. Mit diesen Maßnahmen wurde die Transparentlogik für die nachfolgende Transparent-Vorbereitungsphase freigegeben. Eine Leuchtdiode signalisiert diesen Zustand.

3.2. Transparent-Vorbereitungsphase

Mit der Rückflanke des DMA-Start-Signals (Bild 4) wird Ready aktiv, und ein dem Busanforderungszyklus (vgl. Bild 9 in [1]) analoges Taktschema der Transparentlogik tritt in Funktion. Einen Takt nach Abfrage des aktiven Ready-Signals gibt der Z-80-DMA-Schaltkreis /BUSRQ aus. Da die Bestätigung /BUSAK von der CPU wegen /BUSRQ-STOP = low nicht eintreffen kann, wird zur Einhaltung der Zeitbedingungen mit der Verzögerung von einem Takt das /BUSRQ-START-Flipflop gesetzt. Das bewirkt die Freigabe des M_1-Flipflop für die Indikation der Befehlsholezyklen. Damit ist die Transparent-Vorbereitungs-Phase als Nachbildung des Busanforderungszyklus abgeschlossen, und der transparente DMA-Transfer nach Bild 2 beginnt beim nächsten folgenden M_1-Zyklus.

3.3. Transparent-Abschlußphase

Die Transparent-Abschlußphase wird von der Transparentlogik in Analogie zum Busfreigabezyklus [1] nachgebildet. Den Indikator für den Abschluß einer DMA-Übertragung bildet die Rückflanke von /BUSRQ, die in Byte-mode nach Bild 5 bereits während des DMA-Schreibzyklus auftritt und somit um einen Takt im BUSRQ-STOP-Flipflop verzögert werden muß. Das BUSRQ-STOP-Flipflop setzt das Freigabe-Flipflop zurück. Analog der Freigabephase (Bild 3) werden alle Flipflop zurückgesetzt; die Schaltung befindet sich wieder im Ausgangszustand. In den Betriebsarten Continuous- bzw. Burst-mode wird die /BUSRQ-Rückflanke erst nach Beendigung des letzten DMA-Schreibzyklus ausgegeben, so daß die Rücksetzkette um einen Takt gegenüber Bild 5 verzögert folgt.

3.4. Interruptlogik

Bei Anwendung der Interruptlogik des Z-80-DMA-Schaltkreises sind in Transparent-mode einige Besonderheiten zu beachten. Der Z-80-DMA-Schaltkreis setzt unmittelbar nach Auftreten einer Interruptbedingung das /INT-Signal, also z. B. in Continuous-mode beim Finden des Vergleichsbytes noch vor Erreichen des Blockendes. Im busaktiven DMA-Betrieb kann die CPU wegen /BUSRQ = low diese Interruptanforderung erst nach Rückgabe der Bussteuerung an die CPU auswerten.
In Transparent-mode wird der CPU aber nicht die Bussteuerung entzogen, und sie quittiert die Interruptforderung mit dem Bestätigungssignal $\overline{M_1} \wedge \overline{IORQ}$, das aber wiederum den DMA-Schaltkreis wegen der aktiven DMA-Phase nicht zur Ausgabe des Interruptvektors veranlaßt.
Zur Sicherung des Interruptanforderungs- und -bestätigungszyklus bei busaktivem und transparentem DMA-Verkehr wurde



Bild 5. Transparent-Abschluß-Phase

deshalb die INT-Leitung vom DMA zur CPU mit /BUSRQ getort (Bild 1). Dadurch können Interruptforderungen an die CPU nur bei inaktivem /BUSRQ gestellt werden. Weiterhin wurde zur Peripheriesteuerung der Ausgang „Puls" geschaffen, für den INT mit BUSRQ getort wurde, d. h., an diesem Ausgang können die programmierbaren Puls- und INT-Signale während der DMA-Übertragung entnommen werden.

3.5. Transparent-WAIT-Steuerung

Die Annahme von M_1-Zyklen kann mit
$/WAIT_{TRANSPARENT}$ = low ausgesetzt werden (Bild 1), so daß der transparente DMA-Zyklus für beliebige Zeiten unterbrochen wird.

4. Anwendung des Transparent-mode

Die Transparentlogik nach Bild 1 wurde als Ergänzung zum DMA-Modul (Bild 4 in [1]) und in Verbindung mit dem autonomen Speicherbereich auf einer EGS-Leiterkarte aufgebaut und erprobt.
Die einzige Forderung zur Anwendung des Transparent-mode lautet bei
Transfer oder Transfer/Suche: Lesen bzw. Schreiben eines Speichers oder E/A-Geräts in einem Takt (Anforderung an die Zugriffszeit: etwa 200 ns)
Nur Suche: Lesen eines Speichers oder E/A-Geräts in zwei Takten.

4.1. Transfer oder Transfer/Suche

Die im DMA-Speicher-Modul eingesetzten statischen Speicher U 202 DA erfüllen die Forderung nach einer Zugriffszeit von 200 ns. Ein Erprobungsbeispiel nach Tafel 1 enthält folgende Kennwerte:

DMA-Quellport A: RAM-Speicherbereich 1800H bis 18FFH, inkrement
DMA-Zielport B: RAM-Speicherbereich 1FOOH bis 1FFFH, dekrement

- Transfer und Suche nach Vergleichsbyte 3CH
- Interrupt bei match, Status beeinflußt Vektor
- Pulsausgabe bei 08H
- Continuous-mode
- mit Richtungsumkehr zur unmittelbaren Auswertung der DMA-Register
- Aufruf von „INIT-RESET" in der Unterbrechungsroutine (Tafel 2 in [1]).

An Stelle von Continuous-mode kann auch Burst-mode programmiert werden. So läßt sich vor dem Blockende mit inaktivem Ready der transparente DMA-Verkehr unterbrechen. Eine Programmierung in Byte-mode ist ebenfalls möglich. Mit der kombinierten Auslösung erfolgen die Transparent-Freigabe und der DMA-Start für jedes Einzelbyte.

Tafel 1. Z-80-DMA-Initialisierung: Transfer und Suche von Speicher zu Speicher

Kommando-Byte	Bedeutung	Hexa-Codierung
2D	partielles Reset	C3
1A	Transfer und Suche von Port B nach Port A	3B
	Startadresse Port A, niederwertiges Byte	00
	Startadresse Port A, höherwertiges Byte	18
	Blocklänge, niederwertiges Byte	FF
1B	Port A = Speicher, Adresse inkrement	54
Zeitsteuerbyte	Zugriff mit einem Takt	FF
1B	Port B = Speicher, Adresse dekrement	40
Zeitsteuerbyte	Zugriff mit einem Takt	FF
2A	Interrupt-Freigabe	F8
Maskenbyte		00
Vergleichsbyte		3C
2B	Continuous-mode	BD
	Startadresse Port B, niederwertiges Byte	FF
	Startadresse Port B, höherwertiges Byte	1F
Interrupt-Steuerbyte	Interrupt bei match, Status beeinflußt Vektor, Puls wird ausgegeben	3D
	Pulszähler	08
	Interruptvektor	F2
2C	Ready high-aktiv	8A
2D	Laden	CF
1A	Transfer und Suche von Port A nach Port B	07
2D	Laden	CF
2D	DMA-Freigabe	87

4.2. Nur Suche

Falls ohne Transfer nach einem Vergleichsbyte gesucht werden soll, führt der Z-80-DMA-Schaltkreis nur einen Lesezyklus aus, für den zwei Takte programmiert werden müssen, so daß auch langsamere E/A-Geräte oder Speicher mit 400-ns-Zugriffszeit für das transparente Suchen verwendet werden können. Ein Anwendungsbeispiel stellt das transparente Überwachen des Eingabeports einer U-855-PIO bezüglich des Auftretens einer bestimmten Bitkombination dar. Dieser Suchvorgang ist nicht an eine bestimmte Blocklänge gebunden und soll ständig automatisch wiederholt werden. Dafür eignet sich die Programmierung „auto-restart" (Kommando-Byte 2C, bit 5 = 1).

Tafel 2. Z-80-DMA-Initialisierung: Suche vom E/A-Gerät (U-855-PIO)

Kommando-Byte	Bedeutung	Hexa-Codierung
2D	partielles Reset	C3
1A	Suche von Port A, keine Blocklänge	0E
	Geräteadresse für Datenübertragung vom U-855-Eingabeport	85
1B	Port A = E/A-Gerät mit fester Adresse	6C
Zeitsteuerbyte	Zugriff mit zwei Takten	FE
2A	Stop on match, Interrupt-Freigabe	F4
Vergleichsbyte		FC
2B	Burst-mode, kein Port B	D1
Interrupt-Steuerbyte	Interrupt bei match	11
	Interruptvektor	F2
2C	Ready high-aktiv, Auto-restart (bit 5 = 1)	AA
2D	Laden	CF
2D	DMA-Freigabe	87

Das Beispiel der transparenten Suche nach Tafel 2 enthält folgende Kennwerte:

- DMA-Quellport: U -855-PIO-Eingabeport
- Lesen in zwei Takten
- kein DMA-Zielport
- nur Suche, keine Blocklänge
- Vergleichsbyte FCH
- Interrupt und Stop bei match
- Burst-mode
- Auto-restart
- Aufruf von „INIT-RESET" in der Unterbrechungsroutine.

Bei einer busaktiven DMA-Suche würde der DMA-Schaltkreis wegen „auto-restart" = aktiv bis zum Auftreten des Vergleichsbytes den Bus steuern und damit die CPU unterbrechen. Im Transparent-mode kann zusätzlich zur Programmabarbeitung durch die CPU ein automatisches Überwachen eines E/A-Geräts oder einer Speicheradresse ohne wesentliche Beeinflussung der CPU erreicht werden.

5. Erprobungsergebnisse

Das Transparent-Verfahren wurde in Verbindung mit einem K-1520-äquivalenten Mikrorechner erprobt, der mit CPU U 880 D vom VEB Funkwerk Erfurt bestückt ist. Als Bustreiber im autonomen DMA-Speicher-Modul wurden Schaltkreise K 589 А П 16 und K 589 И Р 12 aus der UdSSR eingesetzt, so daß außer dem Z-80-DMA-Schaltkreis nur Bauelemente aus der DDR- bzw. der RGW-Produktion verwendet wurden.
Als Beispiel für CPU-Programme, bei denen im Transparentmode der DMA-Transfer stattfindet, kam ein Programm-Mix zur Anwendung. Mit Hilfe eines Software-Analysators wurden die während des transparenten DMA-Verkehrs auftretende Zahl an Befehlsholezyklen und die transparente Transferzeit gemessen.

Die Ergebnisse lauten:

1. Die Zahl der M_1-Zyklen entspricht der vorprogrammierten Blocklänge, d. h., in jedem M_1-Zyklus wird ein Datenbyte transparent übertragen.

2. Die mittlere Zahl von M_1-Zyklen beträgt 250 bis $300 \cdot 10^3$/s, d. h., als mittlere Transparent-Transfergeschwindigkeit ergibt sich 250 bis $300 \cdot 10^3$ Byte/s. Sie ist somit um den Faktor 2 bis 2,5 größer als die Transfergeschwindigkeit bei CPU-Blocktransferbefehl ($120 \cdot 10^3$ Byte/s).

Fortsetzung Seite 146, unten

MOS-Komparator für AD-Konverter

F. Riedel, KDT, Radebeul

Deskriptoren: Komparator, AD-Konverter, Offset, Offsetkompensation, Verstärkung, Drift, Differenzverstärker, Quellenfolger, Kleinsignalparameter

Wandlungsgeschwindigkeit, Genauigkeit und Auflösung vollintegrierter MOS-AD-Konverter werden entscheidend durch die Leistungsfähigkeit des Komparators beeinflußt. Die beiden wichtigsten Parameter eines Komparators sind seine Verstärkung und sein Offset. Beide Parameter können unter Temperaturschwankungen driften. Analoge MOS-Verstärkerschaltungen sind in der Regel mit einem hohen Offset behaftet. Daher werden Offsetkompensationstechniken und somit dynamische Betriebsweisen für den Komparator erforderlich, so daß in sehr kurzen Taktperioden (meist unter 1 µs) eine hohe Verstärkung erzielt werden muß. Folglich ist das Einschwingverhalten der Stufen zusätzlich von Bedeutung.
Die vorliegende Arbeit berücksichtigt die genannten Analogaspekte und stellt einen dreistufigen Komparator vor, der in seiner Grundkonzeption für 8- bis 10-bit-AD-Konverter geeignet ist. Dimensionierungshinweise und Meßergebnisse sollen die praxisgerechte Lösung unterstreichen.

1. Funktionsprinzip

Allgemein lassen sich zwei Komparatorprinzipien angeben — die offsetkompensierte „Geradeausverstärkertechnik" mit der grundsätzlichen Arbeit von [1] und den teilweise modifizierten Realisierungen nach [2] [5] und die „Mitkopplungsverstärkertechnik". Dabei ist vor allem das offsetkompensierte Sensor-Flipflop nach [6] hervorzuheben. Werden beide Varianten miteinander verbunden, lassen sich flächensparsame Komparatoren aufbauen, deren Offset unter 1 mV bleibt [7]. Dabei ist zu bemerken, daß offsetminimale Komparatorentwicklungen stets durch das Funktionsprinzip begründet werden sollten, um eine hohe Waferausbeute zu sichern, d.h. nicht durch eine „zufällig günstige" Präparation.
Der im Bild 1 dargestellte dreistufige Komparator funktioniert nach dem Prinzip der offsetkompensierten „Geradeausverstärkertechnik". Während der Offsetkompensationsphase Φ wird der statische Offset der beiden ersten Differenzverstärkerstufen (DV-Stufen) auf den Kapazitäten $C1$ und $C2$ gespeichert. Anschließend wird während der $\bar{\Phi}$-Taktphase das auszuwertende Differenzsignal $U_x - U_{DAC}$ verstärkt, wobei sich die gespeicherten Offsetspannungen subtrahieren. Ein Auslesetakt Φ_S sorgt für die Übernahme der Low-High-Reaktion des Komparators z. B. in ein Schieberegister.
Durch das schaltungstechnische Grundkonzept der DV-Stufe ergibt sich eine Driftstabilität bezüglich der Offsetspannung und Arbeitspunkte, so daß als entscheidender Vorteil ein driftarmer Komparator entsteht. Der dreistufige Aufbau ist notwendig, da die letzte Stufe als Enhancement-Differenzverstärkerstufe (EE-DV) mit einer niedrigen Verstärkung ($V_{max} = 10$) ausgelegt werden sollte. Dadurch führt einerseits der im Vergleich zu Depletion-Differenzverstärkerstufen (ED-DV) geringe Eingangsoffset zu kaum erheblichen Ausgangsspannungsschwankungen U_A (Low-Pegel-Sicherheit), andererseits ist ein EE-DV näherungsweise schwellspannungsunabhängig. Die Gesamtverstärkung des offsetkompensierten Komparators richtet sich nach der durch den AD-Konverter geforderten Auflösung und beträgt



Bild 1. Komparator mit dynamischer Offsetkompensation

$$V_G = \frac{\Delta U_{A\,min}}{U_{ref}} 2^N . \qquad (1)$$

(N Bitzahl, $\Delta U_{A\,min}$ minimaler Ausgangshub der Komparatorreaktion, U_{ref} Referenzspannung).
Damit ergeben sich für 8- bis 12-bit-AD-Konverter Verstärkungswerte in der Regel von 40 bis 70 dB. Um für einen universelleren Einsatz Verstärkungswerte über 40 dB zu erreichen, sollte die Hauptverstärkerstufe (vgl. Bild 1) als ED-DV und die Eingangsstufe in Abhängigkeit für Auflösungen von 11 bis 12 bit auch als ED-DV oder für geringere Auflösungen als EE-DV festgelegt werden.

2. Schaltungsbeschreibung

2.1. Dimensionierungsstrategie

Das Funktionsprinzip nach Bild 1 wurde in die konkrete MOS-Schaltung nach Bild 2 umgesetzt. Ausgangspunkt für die Dimensionierung der Schaltung ist das 4-Parameter-Strommodell des MOS-Transistors im Pinch-off-Bereich nach [8].
Um eine flächen- und verstärkungsoptimale Dimensionierung auszuführen, ist es sinnvoll, einen Bezugsquerstrom I und eine effektive Gate-Source-Bezugsspannung $U_{GSE} = U_{GS} - U_{pE}$ zu definieren.
Dabei wählt man zweckmäßigerweise als Bezugsgröße den Spannungsteiler $T12$, 13 aus, der als Stromspiegel für die Quellenfolger $T3$, 5, $T4$, 6 und $T26$, 27 wirkt und die Konstantstromquellen $T11$, $T25$ der Eingangs- und Ausgangsstufe ansteuert, um eine hohe Gleichtaktunterdrückung der DV-Stufen zu sichern. Die Drainströme der Konstantstromquelle und damit näherungsweise der DV-Stufen sind zwecks hoher Driftstabilität in den temperaturinvarianten Bereich zu legen. Dazu muß durch

Fortsetzung von Seite 145

3. Die Zeitverlängerung der CPU-Programme während des Transparent-Verkehrs durch das Einfügen eines WAIT-Schrittes im M_1-Zyklus beträgt im Mittel 8%.

Zusammengefaßt kann festgestellt werden:

— Das DMA-Verfahren des transparenten Datentransfer ist ein weiteres effektives Mittel zur Steigerung des Datenaustauschs in Mikrorechnern.

— Die mittlere transparente Transfergeschwindigkeit beträgt das 2- bis 2,5fache der CPU-Transfergeschwindigkeit, zusätzlich führt die CPU dabei die Abarbeitung von Hauptprogrammen ohne gravierende Geschwindigkeitsminderung weiter.

Eingegangen am 18. August 1981 NaA 8739

Literatur

[1] *Münzer, B.-G.:* Kopplung eines DMA-Schaltkreises an den Mikrorechner K 1520. Nachrichtentech., Elektron. 32 (1982) 12, S. 499 – 504 u. 509 – 510
[2] Mikroprozessorsystem der II. Leistungsklasse. Erzeugnisbeschreibung U-880-D-CPU. VEB Funkwerk Erfurt 1979

Dr. sc. techn. *Bernd-Georg Münzer*, Technische Universität Dresden, Sektion Informationstechnik, 8027 Dresden, Mommsenstr. 13



Bild 2. Schaltungstechnische Realisierung des MOS-Komparators einschließlich Dimensionierungsempfehlung

vorherige Messungen an Testtransistoren [9] die effektive Gate-Source-Spannung ermittelt werden, wobei

$$U_{GSE} = U_{GSE\,TK_D = 0} \tag{2}$$

gilt [10] (typische Werte: $U_{GSE\,TK_D=0} = 0{,}5 \cdots 1{,}0$ V).
Den Bezugsstrom I im schwellspannungsnahen Bereich, d. h. unterhalb von 5 µA zu wählen, führt, wie Simulationen gezeigt haben, zu langen Einschwingzeiten des Komparators. Deshalb ist folgende Festlegung günstig:

$$I \geqq 50\ \mu\text{A}. \tag{3}$$

Werden nach Bild 2 für die DV-Stufen gebrochene I- und U_{GSE}-Werte definiert, für die die Gln. (2) und (3) der Einfachheit halber ganzzahlige Vielfache bedeuten, lassen sich die wesentlichsten Teile des Komparators ohne großen Aufwand optimal dimensionieren. Die Lasttransistoren der DV-Stufen werden durch die Ausgangsarbeitspunkte bestimmt. Für die Arbeitspunkte gilt beim EE-DV

$$U_{AP} = \frac{U_{AP\,\max} - U_{AP\,\min}}{2} \approx \frac{U_{DD}}{3} \tag{4}$$

mit

$$U_{AP\,\max} = U_{DD} - U_{SS} - U_{pE}, \tag{5}$$

$$U_{AP\,\min} = -U_{SS}. \tag{6}$$

(Während der Verstärkungsphase sollte für die Depletionkapazitäten $U_{C1/C2} = 0$ nicht unterschritten werden.) Beim ED-DV wird die Ausgangsspannung höher gewählt ($U_{AP} \approx U_{DD}/2$), da somit nicht nur die Verstärkung steigt, sondern auch eine bessere Arbeitspunktstabilität gegenüber U_{pE}/U_{pD}-Schwankungen hervorgerufen wird [9].
Zusammenfassend zeigen alle Betrachtungen, daß eine genaue, den Messungen entsprechende Modellierung des Spannungsteilers T12, 13 (bzw. T19, 20) die Funktionstüchtigkeit des Komparators entscheidend beeinflußt, d. h., eine U_{GSE}-Abweichung führt nicht nur zu temperaturabhängigen Drainströmen, sondern auch zu starken Ausgangsspannungsschwankungen (gleichtaktmäßig) der DV-Stufen, die unter Umständen zum Ausfall der Depletionkapazitäten C 1 und C 2 führen können.

2.2. Kleinsignalparameter

Mit dem Kleinsignalersatzschaltbild des MOS-Transistors nach [10] und dem erwähnten Strommodell lassen sich für die MOS-Grundschaltungen im Bild 2 folgende Verstärkungen berechnen:

— Quellenfolgerstufe T3, 5 (analog T4, 6, T26, 27)

$$V_{QF\,3/5} = \frac{g_{m\,3}}{g_{s\,3} + g_{s\,5} + g_{m\,3}(1 + \lambda_3)} \approx \frac{1}{1 + K2/(2\,|\,\overline{U_{DS\,5}})} < 1 \tag{7}$$

mit $K2 = \varepsilon_{0x}/d_{0x}\,|\,2\,\overline{\varepsilon_H e N_A}$ (8)

— EE_1-DV T7 bis T11 (analog T21 bis T25)

$$V_{EE_1} = -\frac{g_{m\,9}}{(1 + \lambda_7)\,g_{m\,7} + g_{s\,7} + g_{s\,9}} \approx -\,|\,\overline{(B/L)_9/(B/L)_7} \tag{9}$$

— ED-DV T14 bis T18

$$V_{ED} = -\frac{g_{m\,16}}{\lambda_{14}\,g_{m\,14} + g_{s\,14} + g_{s\,16}} \approx -\frac{2\,|\,\overline{U_{SB\,14}}}{K_2}\,|\,\overline{(B/L)_{16}/(B/L)_{14}} \tag{10}$$

mit $\lambda_{14} = K\,2/(2\,|\,\overline{U_{SB\,14}})$. (11)

Aus den Gln. (7) und (9) wird ersichtlich, daß die Kleinsignalverstärkungen der Enhancementstufen näherungsweise nur von der Technologie oder nur von den Entwurfsparametern abhängig sind. Sie stehen somit in guter Übereinstimmung mit den Meßergebnissen (Abweichungen unter 5%). Die Kleinsignalverstärkung der ED-Stufen nach Gl. (10) ist, wie schon in [8] diskutiert, maßgeblich von Schwellspannungsschwankungen abhängig. Die dadurch hervorgerufenen Arbeitspunktschwankungen beeinflussen nämlich den Body-Effekt, der sich unmittelbar auf Gl. (10) auswirkt (Meßwertabweichungen bis zu 30%).

Während der Verstärkungsphase sollen die Differenzsignale stets über die kapazitiven Spannungsteiler nach Bild 3 übergekoppelt werden. Wird außerdem dafür gesorgt, daß näherungsweise

$$C1 = C2 = C, \tag{12}$$

$$C_{E1} \approx C_{E2} = C_E \tag{13}$$

mit

$$C_E = C_Z + \frac{2}{3}C_{0x} + C_S + C_M \tag{14}$$

gilt (C_Z Zuleitungskapazität, C_{0x} Gatekapazität des angesteuerten Transistors der DV-Stufe, C_S Raumladungsanteil der Offsetkompensationskapazität, C_M Miller-Kapazität durch Streu-



Bild 3. Vereinfachtes kapazitives Ersatzschaltbild des MOS-Komparators

anteil C_{GOS}), folgt für die Gesamtverstärkung des Komparators

$$V_G = V_{QF\,3/5}\, V_{EE\,1}\, V_{ED}\, V_{EE\,2}\, V_{QF\,26,\,27}\, \frac{1}{2} \left(\frac{C}{C + C_E}\right)^2 . \quad (15)$$

Die folgenden Werte sind mit der Dimensionierungsvorschrift nach Bild 2 einfach zu erfüllen und ergeben für V_G einen Mittelwert der mit den Messungen gut übereinstimmt. Mit

$$V_{QF\,3/5} = V_{QF\,26/27} = 0{,}8 \quad (16)$$

$$V_{EE\,1} = V_{EE\,2} = -10 \quad (17)$$

$$V_{ED} = -20 \quad (18)$$

$$C = 5\ \text{pF} \quad (19)$$

$$C_E = 1{,}5\ \text{pF} \quad (20)$$

folgt

$$V_G = -380 \triangleq 52\ \text{dB} . \quad (21)$$

2.3. Offsetanalyse

Jeder Komparator verfügt über einen Offset U_{off}, der durch das Funktionsprinzip festgelegt ist. Nach Bild 2 soll die Spannungsdifferenz $U_x - U_{DAC}$ durch zwei EMK gebildet werden. Der durch die parasitären Gate-Source-und Gate-Drain-Kanalrückwirkungskapazitäten C_{GS}, C_{GD} hervorgerufene Schalteroffset von $T33$ wird durch die EMK kurzgeschlossen. Dann bleibt bei idealer Speicherung des statischen Offsets der ersten beiden DV-Stufen auf $C1$, $C2$ folgende Worst-case-Betrachtung bestehen:

$$U_{off} = U_{off\,S} + U_{off\,EE\,2} + U_{off\,R} . \quad (22)$$

Darin bedeuten: $U_{off\,S}$ Schalteroffset durch Gateflächenabweichung zwischen $T29$, 30 bzw. $T31$, 32 während der High-Low-Flanke des Φ-Taktes; $U_{off\,EE\,2}$ statischer Offset der letzten DV-Stufe; $U_{off\,R}$ eine durch die einzelnen DV-Stufen hervorgerufene Rauschspannung [11].

Für den Schalteroffset folgt

$$U_{off\,S} = \frac{\Delta u_{\varepsilon\,29,\,30}}{V_{G\,1}} + \frac{\Delta u_{\varepsilon\,31,\,32}}{V_{G\,1} \cdot V_{G\,2}} ; \quad (23)$$

mit Gl. (12)

$$\Delta u_\varepsilon \approx \Delta U(\Phi) \cdot \frac{C_{GD}}{C} \cdot \frac{\Delta C_{GD}}{C_{GD}} , \quad (24)$$

$$V_{G\,1} = V_{QF\,3/5}\, V_{EE\,1}\, \frac{C}{C + C_E} , \quad (25)$$

$$V_{G\,2} = V_{ED}\, \frac{C}{C + C_E} . \quad (26)$$



Bild 4
Gemessene Offsetspannungen über den gesamten Gleichtaktaussteuerbereich (Spannungswerte auf Masse bezogen)



Bild 5
Kapazitives Ersatzschaltbild der Eingangsstufe

Mit den Zahlenwerten nach Gl. (16) bis Gl. (20) und mit

$$\Delta U(\Phi) = 10\ \text{V} , \quad (27)$$

$$\frac{C_{GD}}{C} = \frac{0{,}1\ \text{pF}}{5\ \text{pF}} = 0{,}02 , \quad (28)$$

$$\frac{\Delta C_{GD}}{C_{GD}} = 0{,}05 \quad (29)$$

folgt für

$$U_{off\,S} = 1{,}626\ \text{mV} + 0{,}106\ \text{mV} \approx 1{,}73\ \text{mV} . \quad (30)$$

Nach Messungen beträgt der Eingangsoffset der letzten DV-Stufe $U_{off\,ee\,2} \approx 3$ mV, so daß man

$$U_{off\,EE\,2} = \frac{U_{off\,ee\,2}}{V_{G\,1} \cdot V_{G\,2}} = 0{,}032\ \text{mV} \quad (31)$$

erhält. Mit den Gln. (30) und (31) und mit durchschnittlichen Rauschspannungen $U_{off\,R} = 0{,}1$ mV bis 0,2 mV [11] kann für den Worst-case-Offset

$$U_{off} = 2\ \text{mV} \quad (32)$$

angegeben werden. Dieser Wert wurde durch die Messungen als Richtwert bestätigt (Bild 4). Folglich wäre ein Einsatz in AD-Konvertern mit 10-bit-Auflösung denkbar, wenn als DA-Konverter ein Widerstandsnetzwerk verwendet würde ($2^N R$- oder R-$2R$-Technik).

Benötigt man einen kapazitiven DA-Konverter (z. B. $2C$-DAC nach [12]), entsteht durch den $\Phi/\bar{\Phi}$-Flankenübergang an $T1, T33$ ein zusätzlicher Schalteroffset, da die DA-Konverterkapazität C_{DAC} (20 pF bis 50 pF) nicht als vergleichbare EMK wie U_x wirkt. Durch die High-Low-Flanke von Φ (Bild 5) wird über die Kanalrückwirkungskapazität $C_{GS\,33}$ ($\approx C_{0\,x}/2$) der Knoten U_{C1} kurzzeitig unsymmetrisch zu U_x um

$$\Delta U_{C1} = \Delta U(\Phi) \frac{C_{0\,x}/2}{C_1} \approx 1\ \text{V} , \quad (33)$$

verändert, so daß ein flüchtiger parasitärer High-Pegel am Ausgang des Komparators entsteht. Mit anwachsender $\bar{\Phi}$-Flanke wird die Spannungsverschiebung ΔU_{C1} näherungsweise durch C_{GS1} ($\approx C_{0\,x}/2$) kompensiert, so daß anschließend die eigentliche Spannungsdifferenz zur Wirkung kommt. Der verbleibende Schalteroffset beträgt

$$U_{off\,S\,\Phi/\bar{\Phi}} = K \frac{C_{0x\,1}}{C_{DAC} + C_1} + \frac{C_1}{C_{DAC} + C_1} (U_{C1} - U_{DAC}) \quad (34)$$

und läßt sich quantitativ nur über ein Netzwerkanalyseprogramm bestimmen. Simulationen mit MISNET brachten Offsetwerte von $U_{off\,S\,\Phi/\bar{\Phi}} = 4$ mV bis 5 mV. Damit läßt sich ohne spezielle Schalteroffset-Kompensationsmaßnahmen [9] dieser Komparator nur für 8-bit-AD-Konverter einsetzen.

3. Layoutentwurf und Erprobung

Um den statischen Offset sämtlicher DV-Stufen gering zu halten, wurden die minimalen elektronischen Kanallängen und -breiten mit $L = B = 8\ \mu$m festgelegt. Zusätzlich ist auf eine vollkommene Layoutsymmetrie zu achten, einschließlich der



Bild 6. Komparator-Layout



Bild 7
Low- und High-Pegel einer Komparatorreaktion

Schalttransistoren. Die Massegebiete der Spannungsteiler $T12$, 13 bzw. $T19$, 20 sollten nicht getunnelt werden. Bild 6 zeigt das entworfene Layout; die Layoutfläche beträgt 0,6 mm². Bild 7 veranschaulicht die Low-High-Reaktion des Komparators. Die maximale Taktfrequenz kann 1 MHz betragen. Die Funktion der Schaltung wurde in einem Schwellspannungsbereich für $U_{pE} = 0{,}2$ V bis 0,8 V und $U_{pD} = -2{,}8$ V bis $-4{,}0$ V nachgewiesen.

Eingegangen am 24. November 1981 NaA 8819

Literatur

[1] *Poujois, R.*, u.a.: Low-level MOS transistor amplifier using storage techniques. IEEE J. Solid-State Circ. Dig. of Tech. Papers 16 (1973), S. 152–153
[2] *Suarez, R. E.*, u.a.: An all-MOS charge redistribution AD conversion technique. IEEE J. Solid-State Circ., Dig. of Tech. Papers 17 (1974), S. 194 bis 195
[3] *Hamade, A. R.*: A single chip all-MOS 8 bit AD converter. IEEE J. Solid-State Circ. SC-13 (1978) 6, S. 785–791
[4] *Yee, Y. S.*, u.a.: A 1 mV MOS comparator. IEEE J. Solid-State Circ. SC-13 (1978) 3, S. 294–297
[5] *Fotouhi, B.*, u.a.: High-resolution AD conversion in MOS/LSI. IEEE J. Solid-State Circ. SC-14 (1979) 6, S. 920–925
[6] *Suzuki, S.*, u.a.: Threshold difference compensated sense amplifier. IEEE J. Solid-State Circ. SC-14 (1979) 6, S. 1066–1069
[7] *Yukawa, A.*: A highly sensitive stobed comparator. IEEE J. Solid-State Circ. SC-16 (1981) 2, S. 109–113
[8] *Möschwitzer, A.*, u.a.: Zur Problematik der MOS-Analogschaltkreise. Z. elektr. Inform.- u. Energietechnik 9 (1979) 4, S. 289–304
[9] Forschungsbericht: Informationsverarbeitende MIS-Strukturen. TU Dresden, Sektion 9, Nr. 30/80
[10] *Möschwitzer, A.*, u.a.: Halbleiterelektronik Lehrbuch. Berlin: VEB Verlag Technik 1977, S. 417 ff u. 389
[11] *Hodges, D. A.*, u.a.: Enhancing MOS/LSIs role in analog design. IEEE spectrum (1979) 2, S. 24–32
[12] *Riedel, F.*, u.a.: Untersuchungen zu Logikkonzepten für voll integrierte MOS-Analog-Digital-(AD)-Wandler mit zwei Kapazitäten. Z. elektr. Inform.- u. Energietechnik 11 (1981) 2, S. 97–112

Dr.-Ing. *Friedberth Riedel*, Technische Universität Dresden, Sektion Informationstechnik, 8027 Dresden, Mommsenstr. 13

Realisierung von Schaltnetzwerken durch Mikrorechner

C. Posthoff, KDT; E. Voigt, KDT, Karl-Marx-Stadt

Deskriptoren: Schaltnetzwerke, Mikrorechner, Boolesche Funktionen, Automatenmodell

In früheren Arbeiten [1] [2] [3] wurden prinzipielle Probleme erörtert, die bei der algorithmischen und rechentechnischen Behandlung binärer (Boolescher) Funktionen und Gleichungen auftreten. Dazu wurden die zugehörigen Programmsysteme (R 40, KRS 4200) vorgestellt. Diese Programmsysteme haben ihre wesentliche Bedeutung vor allem im Prozeß des Entwurfs digitaler Systeme bei der Lösung von Fragen auf logischer Ebene (Logiksimulation, Testung und Prüfung, funktioneller und struktureller Entwurf, Dekomposition, Blocksynthese u.a.). Dieser Gesichtspunkt bleibt auch bei Verwendung von Mikrorechnern erhalten. Vor allem für „kleinere" Schaltnetzwerke, Steuerungen u.ä. reicht die algorithmische Leistungsfähigkeit der vorhandenen Mikrorechner aus, um eine ganze Reihe von Analyse- und Syntheseproblemen im Entwurfsprozeß zu lösen.

Es kommt aber noch ein zweiter wesentlicher Gesichtspunkt hinzu, nämlich der „Ersatz" eines „herkömmlichen" Schaltnetzwerks („herkömmlicher Hardware") durch einen Mikrorechner mit dem entsprechenden Programm („programmierte Logik"). Dieser Ersatz ist von einer Vielzahl zu beachtender Nebenbedingungen (ökonomische Parameter, Zeitbedingungen u.a.) abhängig und hat eine Reihe von Vor- und Nachteilen, die an anderer Stelle ausführlich diskutiert werden. In der vorliegenden Arbeit wird eine ingenieurtechnische Lösung des Einsatzes von Mikrorechnern für binäre (logische) Probleme und die Verwendung des (gleichen) Mikrorechners im Lösungsprozeß (Programmerstellung, Gleichungsaufbereitung) gezeigt werden (siehe auch [7]).

1. Theoretische Grundlagen

Als Modell für die (logische) Funktionsweise eines Schaltnetzwerks wird an dieser Stelle der endliche binäre Automat verwendet, der für die zu betrachtenden Systeme anschaulich und leicht faßbar zugrunde gelegt werden kann. Zur Anwendung von Steuergraphen, Graphen- und Programmschemata, Petri-Netzen usw., die in gleicher Weise möglich ist, sei auf die Literatur verwiesen.
Der Automat hat folgende Modellparameter:

$$\begin{aligned} \underline{x} &= (x_1, \ldots, x_l) && \text{Vektor der Eingangsgrößen} \\ \underline{y} &= (y_1, \ldots, y_m) && \text{Vektor der Speichergrößen} \\ \underline{z} &= (z_1, \ldots, z_m) && \text{Vektor der Ausgangsgrößen.} \end{aligned} \tag{1}$$

Jede aktuelle (zu einem Zeitpunkt t vorhandene) Belegung aller Variablen mit Werten führt zu einem bestimmten Eingangs-, Speicher- bzw. Ausgangszustand (bezeichnet jeweils durch $\underline{x}(t)$, $\underline{y}(t)$, $\underline{z}(t)$). $\underline{y}^\circ$ ist der Speicherzustand zum Zeitpunkt $t = 0$.
Die Arbeit des Automaten geht in diskreter Zeit vor sich, d.h., man betrachtet (beobachtet, ändert, erzeugt) $\underline{x}$, $\underline{y}$ und $\underline{z}$ zu den Zeitpunkten $t, t+1, t+2, \ldots$.
Das Verhalten des Automaten wird durch die Überführungs- und die Ergebnisfunktion beschrieben:

$$\begin{aligned} \underline{y}(t+1) &= f(\underline{x}(t), \underline{y}(t)) && \text{Überführungsfunktion} \\ \underline{z}(t) &= g(\underline{x}(t), \underline{y}(t)) && \text{Ergebnisfunktion.} \end{aligned} \tag{2}$$

Die Eingangswerte $\underline{x}(t)$ und der Speicherzustand $\underline{y}(t)$ bestimmen eindeutig die Ausgangswerte $\underline{z}(t)$ und den neuen Speicherzustand $\underline{y}(t+1) = {}^1\underline{y}$. Alle auftretenden Funktionen sollen dabei in üblicher Weise binäre (Boolesche) Funktionen sein. Somit ist

die Funktion des Automaten durch das folgende Boolesche Gleichungssystem eindeutig zu beschreiben:

$$\begin{aligned} {}^1y_1 &= f_1(\underline{x}, \underline{y}) & z_1 &= g_1(\underline{x}, \underline{y}) \\ &\vdots & &\vdots \\ {}^1y_m &= f_m(\underline{x}, \underline{y}) & z_n &= g_n(\underline{x}, \underline{y}) \end{aligned} \tag{3}$$

Die (stets mögliche) Zusammenfassung dieses Gleichungssystems zu einer einzigen Gleichung führt zur Lagrange-Gleichung

$$({}^1y_1 \nsim f_1) \vee \cdots \vee ({}^1y_m \nsim f_m) \vee (z_1 \nsim g_1) \vee \cdots \vee (z_n \nsim g_n) = 0 \tag{4}$$

(Interpretation und Anwendung der Lagrange-Gleichung siehe z. B. [4]).

Zur Beschreibung des Verhaltens des Automaten lassen sich auch Boolesche Differentialgleichungen verwenden, indem die Definition

$$\dot{\underline{y}}(t) = \underline{y}(t) \nsim \underline{y}(t+1) \tag{5}$$

benutzt wird [5].

Eine ausführliche Darstellung der Beschreibung Boolescher Funktionen durch Mengen von Ternärvektoren wurde bereits früher gegeben [1] [6] und wird hier nur kurz wiederholt.

Alle auftretenden Variablen können nur Werte der Menge $B = \{0, 1\}$ annehmen. $B^n = Bx \cdots x\,B$ (n-malige Verwendung von B) ist die Menge aller n-stelligen Binärvektoren. Jede eindeutige Abbildung von B^n in B ist eine binäre (Boolesche) Funktion. Negation ($\bar{}$), Konjunktion ($\wedge$), Disjunktion ($\vee$), Antivalenz ($\nsim$) und Äquivalenz ($\sim$) sind die bekanntesten (wichtigsten) ein- und zweistelligen Booleschen Funktionen (Operationen). Die (richtige) Verknüpfung von Booleschen Variablen, Klammern und Operationszeichen führt zu Booleschen Ausdrücken, mit denen alle Booleschen Funktionen dargestellt werden können. Im weiteren werden verwendet

a) Disjunktive Form $f = K_1 \vee \cdots \vee K_{n1} = \bigvee_{i=1}^{n_1} K_i$,

b) Konjunktive Form $f = D_1 \wedge \cdots \wedge D_{n2} = \bigwedge_{i=1}^{n_2} D_i$,

c) Antivalenz-Form $f = K_1 \nsim \cdots \nsim K_{n3} = \sum_{i=1}^{n_3} K_i$,

d) Äquivalenz-Form $f = D_1 \sim \cdots \sim D_{n4} = \mathop{\mathrm{E}}_{i=1}^{n_4} D_i$. (6)

Jedes D_j bzw. K_i ist dabei eine Disjunktion oder Konjunktion gewisser (möglicherweise, aber nicht notwendig aller) Variablen x_k, die negiert oder nichtnegiert auftreten können.

Die Codierung einer Konjunktion (Disjunktion) geschieht durch folgende Zuordnung:

$\bar{x}_i \rightarrow 0$; $x_i \rightarrow 1$; x nicht vorhanden $\rightarrow$ —.

Durch Aufführung (Listendarstellung) aller Ternärvektoren, die den Konjunktionen (Disjunktionen) einer Form zugeordnet sind, erhält man die rechentechnisch-algorithmisch sehr günstige Darstellung Boolescher Funktionen durch Ternärmatrizen (Ternärvektorlisten). Damit sind die beiden Ausgangspunkte zur Lösung des Problems gegeben:

a) Problembeschreibung durch Boolesche Gleichungen,

b) rechnerinterne Darstellung der Booleschen Gleichungen durch Ternärmatrizen.

2. Verarbeitungsalgorithmus

Dieser Algorithmus ist der Kernpunkt bei der Anwendung des Mikrorechners als Schaltnetzwerk. Es wird vorausgesetzt, daß das binäre Gleichungssystem (3) in Form von Ternärmatrizen disjunktiver Formen gespeichert ist. Somit besteht die Aufgabe, für gegebene Vektoren $\underline{x}$ und $\underline{y}$ (für die Zusammensetzung $(\underline{x}, \underline{y})$ wird im weiteren die Bezeichnung $\underline{c}$ verwendet) die Vektoren ${}^1\underline{y}$ und $\underline{z}$ zu bestimmen, d. h., die Werte der Funktionen $f_1, \ldots, f_m, g_1, \ldots, g_n$ zu berechnen und diese Funktionswerte zur Verfügung zu stellen. Das Prinzip dieses Algorithmus besteht einfach darin, daß eine Konjunktion den Wert 0 annimmt, wenn einer negierten Variablen x_μ der Wert 1 oder einer nichtnegierten Variablen x_ν der Wert 0 zugewiesen wird. Das ist aber gerade dann der Fall, wenn sich die Komponente t_ν des zur Konjunktion gehörenden Ternärvektors $\underline{t}$ von c_ν unterscheidet, d. h. wenn $c_\nu \nsim t_\nu \neq 0$ ist.

Gibt es keine Komponente ν mit dieser Eigenschaft, so nimmt die Konjunktion und damit die Funktion den Wert 1 an. Somit ist der Test

$$\underline{T}_i \nsim \underline{c} = \underline{0}? \tag{7}$$

der Kernpunkt des Algorithmus.

Ergibt sich dabei für eine Zeile $\underline{T}_i$ der Ternärmatrix $\underline{T}$ der Nullvektor $\underline{0}$, so gilt $f(\underline{c}) = 1$; ist das für keine Zeile der Fall, so heißt das $f(\underline{c}) = 0$.

Da rechnerintern die ternäre Codierung durch 2 bit realisiert werden muß (siehe Bild 1), liegt die Matrix T in Form zweier Binärmatrizen A und B vor, bei denen jeweils 1 bit einer Variablen entspricht. Der Test $\underline{c} \nsim \underline{T}_i = \underline{0}?$ ist dort in der Form $(\underline{c} \nsim \underline{A}_i)\,\underline{B}_i = \underline{0}?$ dargestellt und kann (ein erster wichtiger Vorteil) parallel für alle Variablen durchgeführt werden, solange die Verarbeitungsbreite des Rechners nicht überschritten wird. Ist die Variablenzahl größer als die Verarbeitungsbreite,

T_{ij}	A_{ij}	B_{ij}
0	0	1
1	1	1
–	0	0

Bild 1. Binäre Codierung von Ternärvektoren

so zeigt sich ein zweiter Vorteil. Die Matrix kann (entsprechend der Verarbeitungsbreite) vertikal unterteilt werden, so daß jede Matrixzeile in p Teilvektoren zerfällt. Nunmehr wird der Test $\underline{c}^{(k)} \nsim \underline{T}_i^{(k)} = 0$ für den k-ten Teilvektor ($k = 1, \ldots, p$) durchgeführt. Tritt der Nullvektor 0 als Ergebnis auf, muß auch der $(k+1)$-te Vektor geprüft werden. Kommt man auf diese Weise bis zum letzten Teilvektor, so gilt $f(\underline{c}) = 1$, und die Prüfung aller weiteren Vektoren erübrigt sich. Ist einmal (günstigenfalls bereits bei $k = 1$) $\underline{c}^{(k)} \nsim \underline{T}_i^{(k)} \neq 0$, so kann man bereits zur nächsten Matrixzeile übergehen. Bild 2 zeigt den Verarbeitungszyklus.

Um diesen Verarbeitungsalgorithmus muß sich der Nutzer nicht kümmern; er tritt nach außen nur in Form der gelieferten Ergebnisse in Erscheinung.

3. Logik-Sprache

Zur effektiven Handhabung des Mikrorechners für die Realisierung binärer Strukturen gehört „natürlich" auch die Möglichkeit, die Beschreibung des zu realisierenden Systems anwenderfreundlich zu gestalten.

Aus praktischen und ökonomischen Gründen wurde auf die Entwicklung einer neuen Anwendersprache verzichtet. Als Grundlage für die Logiksprache wurde die Assemblersprache gewählt und um Definitionen für Boolesche Funktionen sowie um zwei Pseudooperationen ergänzt. An Stelle einer ausführlichen und exakten Sprachbeschreibung soll hier ein einfaches Beispiel angeführt werden, das eine ausreichende Vorstellung von der Einfachheit der gewählten Vorgehensweise gibt.

Als Aufgabe sei ein Dezimalzähler zu realisieren. Der Automat soll, gesteuert durch eine Eingangsvariable $x[0]$, von 0 bis 9 zählen ($x[0] = 1$: zählen, $x[0] = 0$: nicht zählen). Als Ergebnis ist ein Übertragssignal $z[0]$ zu bilden, das beim Übergang von 9 nach 0 auf den Wert 1 gesetzt wird.

Dieser Ablauf kann anschaulich durch einen Graphen dargestellt werden. Die auftretenden Zustände werden von 0 bis 9 numeriert und binär codiert (0 = (0000), ..., 9 = (1001)). Den vier Binärstellen werden die Variablen $y[0], \ldots, y[3]$ (von rechts nach links) zugeordnet. An den Kanten des Graphen werden die Änderungen der Variablen $y_0, \ldots, y_3$ beim entsprechenden Übergang dargestellt (siehe Bild 3); z. B. gilt:

	y_3	y_2	y_1	y_0	y_3	y_2	y_1	y_0	$\dot{y}_3$	$\dot{y}_2$	$\dot{y}_1$	$\dot{y}_0$
Übergang 4 → 5:	0	1	0	0	0	1	0	1	0	0	0	1
Übergang 8 → 9:	1	0	0	0	1	0	0	1	0	0	0	1
Übergang 3 → 4:	0	0	1	1	0	1	0	0	0	1	1	1



Bild 2. Verarbeitungszyklus
m Zeilenzahl der Matrix; p Anzahl der Teilvektoren; $\underline{c}$ Belegungsvektor der Variablen $(x, \underline{y})$; $\underline{T}_i$ i-te Zeile der Matrix; $f(\underline{c})$ Funktionswert für die Belegung $\underline{c}$; i Zeilennummer $i = 1, \ldots, m$; k Nummer des Teilvektors $k = 1, \ldots, p$



Bild 3. Graph des Dezimalzählers

So ändern sich beim Übergang vom Zustand 3 zum Zustand 4 die drei Variablen y [0], y [1] und y [z]. Die Notierung $\dot{y}$ ist also zusätzlich eine sehr anschauliche Abkürzung des Sachverhalts „y ändert sich".

Folgendes Programm realisiert den Zählvorgang unter den genannten Bedingungen

```
        EXTRN                    EINV, YVE, AUSV
BEGIN
DEZZ    AUTOMATION  PUNKT
        YVECT (4, YVE) XVECT (1, EINV) ZVECT (1, AUSV)
        YF [0]: = x [0]
        YF [1]: = x [0] y [0]/y [1]/y [2]/y [3] ∨
                  x [0] y [0] y [1]/y [2]/y [3] ∨
                  x [0] y [0]/y [1] y [2]/y [3] ∨
                  x [0] y [0] y [1] y [2]/y [3]
        YF [2]: = x [0] y [0] y [1]/y [2]/y [3] ∨
                  x [0] y [0] y [1] y [2]/y [3]
        YF [3]: = x [0] y [0] y [1] y [2]/y [3] ∨
                  x [0] y [0]/y [1]/y [2] y [3]
        ZF [0]: = x [0] y [0]/y [1]/y [2] y [3]
END     DEZZ
```

Für den zu realisierenden Zähler wird ein Modul mit den externen Parametern (Adressen) EINV, YVE, AUSV definiert. Das sind die Adressen, unter denen der Eingabevektor, der y-Vektor und der Ausgabevektor stehen sollen. Der Automat wird mit dem Namen DEZZ aufgerufen, es werden die $\dot{y}$-Variablen verwendet. Mit den drei Kennwörtern YVECT, XVECT und ZVECT werden die Vektoren $\underline{x}$, $\underline{y}$, und $\underline{z}$ (Länge und Adresse) spezifiziert. Anschließend werden unmittelbar die Booleschen Gleichungen eingegeben.

Bei Verwendung der $\dot{y}$-Variablen muß man lediglich die binäre Codierung der Ursprungsknoten der entsprechenden Kanten aufführen: Die Konjunktion x [0] y [0] y [1] y [2]/y [3] bei YF [3] bedeutet etwa, daß $\dot{y}_3$ an der vom Zustand 7 ausgehenden Kante steht (daß sich also beim Übergang von 7 nach 8 y_3 ändert).

Es ist aber auch möglich, den Graphen in einer beliebigen anderen problemnahen Form (z. B. als Liste u. a.) einzugeben und auch die Notation der Booleschen Gleichungen bzw. die Generation der entsprechenden Ternärmatrizen durch Programme vornehmen zu lassen. Der Aufruf des Berechnungs- und Zeitbildungsprogramms geschieht mit den Pseudooperationen TAKT und WAIT. Durch TAKT wird die Berechnung des Folgezustands und des Ausgabevektors vorgenommen (bei Hardwarerealisierungen entspricht das dem Anlegen des Taktsignals); diese Operation wird günstig zur Interruptbehandlung verwendet. Durch WAIT können zyklische Operationen realisiert werden. Die Zeitschleifen können durch die Operanden „MSECOND = number" bzw. „SECOND = number" im Sekunden- oder Millisekundenbereich dimensioniert werden.

4. Realisierung

Besonderes Augenmerk wurde bei der Erstellung des Systems auf eine speicherplatzoptimale Codierung sowohl der Funktionen als auch des Berechnungsprogramms gelegt. Zum Speichern des Zeitbildungs- und Berechnungsprogramms werden 700 Bytes Programmspeicher (i. allg. PROM) benötigt, für Parameter und Zwischenergebnisse 72 Bytes (RAM). Für jede auftretende Boolesche Funktion wird eine Ternärmatrix mit Beschreibungsvektor gebildet. Der Speicherplatzbedarf für eine Funktion wird in folgender Weise berechnet:

$$AB = \frac{AK}{4}(AV + 7)$$

(AB Anzahl der benötigten Bytes, AK Anzahl der Konjunktionen, AV Anzahl der Variablen).

Durch Addition der Bytezahlen aller Funktionen und der Addition von

2 n Bytes für die Funktionenadreßtafel,
7 n Bytes für die Funktionssteuertabellen,
10 Bytes für die Automatensteuertabelle

erhält man den gesamten benötigten Speicherbedarf (wobei n die Anzahl der zu berechnenden Funktionen ist).

Zur Bestimmung der notwendigen Rechenzeiten wurde der ungünstigste Fall, die vollständige Durchmusterung aller Ternärmatrizen, angenommen. In der Praxis werden die angegebenen Zeiten im allgemeinen (zum Teil beträchtlich) unterboten.

Die Taktzahl TZ für die Berechnung einer Funktion ist durch

$$TZ = 446 + m\,[(n - 1)\,222 + 129] \qquad (9)$$

(m Anzahl der Konjunktionen, n Anzahl der Teilvektoren) gegeben. Die Rechenzeit ergibt sich aus der Division der Taktzahl durch die jeweilige Taktfrequenz.

Für einen Automaten mit 8 x-Variablen, 8 y- und 8 z-Funktionen ergibt sich auf dem K 1520 beispielsweise je Takt-Operation ungünstigstenfalls eine Rechenzeit von 23 ms. Alle Prozesse dieser bereits beträchtlichen Größenordnung und Prozeßgeschwindigkeiten, die nicht oberhalb von 23 ms liegen, können also mit Sicherheit direkt und ohne Änderung gesteuert werden.

Eingegangen am 21. Dezember 1981 NaA 8811

Literatur

[1] *Posthoff, C.; Steinbach, B.:* Algorithmen und Programme zur Behandlung binärer Gleichungen. Nachrichtentech., Elektron., 30 (1980) 3, S. 92 – 96
[2] *Posthoff, C.; Steinbach, B.:* Algorithmen und Programme zur Behandlung dynamischer Systeme. Nachrichtentech., Elektron., 31 (1981) 3, S. 122 – 125
[3] *Posthoff, C.; Le Trung Quoc:* Berechnung binärer Funktionen, Variante EC 1040. Nachrichtentech., Elektron., 30 (1980) 10, S. 430 – 431
[4] *Bochmann, D.; Posthoff, C.:* Binäre dynamische Systeme. Berlin: Akademie-Verlag 1981
[5] *Bochmann, D.:* Einführung in die strukturelle Automatentheorie. Berlin: VEB Verlag Technik 1975

Fortsetzung Seite 152, unten

Der Selektor – Selektionsvorgänge der Nachrichtentechnik und ihre Verallgemeinerung in kybernetischen Systemen. Teil 2

C. Hälsig, KDT, Kleinmachnow

Mitteilung aus dem VEB Elektronische Bauelemente „Carl von Ossietzky" Teltow

Deskriptoren: Auslese, Bandfilter, Filter, Frequenzselektion, Kopplung, Mengenkonzentration, Netzwerk, Selektion, Selektionsprinzip, Selektivität, Selektor, Trennung

2. Einheitliche Darstellung der Selektionsvorgänge

2.1. Selektion in Natur, Wissenschaft und Gesellschaft

Die Natur ist voll von selektiven Wirkmechanismen, die über Lebensformen und -möglichkeiten der Organismen entscheiden. Seit über 500 Millionen Jahren filtern beispielsweise Korallen das durchströmende Wasser und sichern damit ihre Existenz. Die Reinigung des Wassers im Erdreich – allgemein „gereinigtes" Wasser – war und ist eine wesentliche Voraussetzung zur Entstehung der Flora und Fauna, zur Entstehung und Erhaltung des Lebens. Die Existenz eines lebenden Organismus ist ohne einwandfrei ablaufende Selektionsvorgänge bei der Nahrungsaufnahme und -verarbeitung (bis in jede einzelne Zelle!) nicht denkbar.

Darwin hat die Bedeutung des Selektionsprinzips für die Entstehung der Arten wissenschaftlich begründet. In [3, S. 555] sagt er: „Ich bin überzeugt, daß natürliche Zuchtwahl das hauptsächlichste wenn auch nicht einzige Mittel zur Abänderung der Lebensformen gewesen ist".

Die Selektion hat sich in der Natur als eine bedeutende Triebkraft der biologischen Evolution, speziell im Zusammenwirken mit der Mutation bei der Anpassung der Arten an die Umwelt erwiesen.

Gleichermaßen bedeutungsvoll sind die Selektionsvorgänge in Wissenschaft und Technik. Mit dem Entstehen neuer wissenschaftlicher Disziplinen wurden und werden Methoden und Verfahren mit selektivem Wirkmechanismus benötigt, denn analytische Tätigkeit und Selektion stehen im engen Zusammenhang.

In den verschiedenen Zweigen von Wissenschaft und Technik haben sich völlig unterschiedliche Begriffe herausgebildet, die Selektionsmethoden und -verfahren bezeichnen und aus denen die Vielschichtigkeit und Bedeutung der Selektion deutlich wird. So wird beispielsweise der Begriff der „Filterung" vor allem im Wissensgebiet der Physik benutzt (z. B. [4] [5] [6], so daß diese Selektionsmittel unter der Bezeichnung „Filter" bekannt geworden sind:

– Elektrische Filter
Hochpaß, Tiefpaß, Bandpaß, Bandsperre, Amplitudenfilter, Optimalfilter, Einzelschwingkreise, Frequenzweichen u. a.

– Optische Filter
Absorptions-, Polarisations-, Dispersions-, Interferenz-Filter u. a.

– Fotografische Filter
Gelb-, Farb-, Kontrast-, Dunkelkammerfilter u. a.

– Akustische Filter
Stumpfsches Filter, mechanische, einschließlich monolithische Filter, AOW-Filter, Helmholtzscher Kugelresonator u. a.

– Filter der Verfahrenstechnik
Druck- und Saugfilter wie z. B. Staubfilter, Klärfilter u. a.

Vornehmlich im Bereich der Chemie spricht man bei diesem Prozeß von „Trennung" [7] [8] [9]. Die Zerlegung von Vielstoffgemischen in die reinen Komponenten ist von grundlegender Bedeutung innerhalb eines chemischen Verfahrens. Man unterscheidet bei den mechanisch, chemisch oder thermisch zu trennenden Gemischen u. a. in folgende Trennverfahren:

– Feststoffgemische
Sieben, Sedimentieren, Schmelzen, Sublimieren, Lösen, Magnetscheiden

– Feststoff-Flüssiggemische
Filtrieren, Zentrifugieren, Auspressen, Extrahieren, Trocknen

– Flüssigkeitsgemische
Destillieren, Extrahieren, Ausfällen, Elektrolyse, Ausfrieren, Kristallisieren

– Gasgemische
Absorbieren, Adsorbieren, Diffundieren.

Der Biologe benutzt den Begriff der „Auslese" [3] und unterscheidet speziell im Fall der Auslesezüchtung in

– natürliche Auslese
– künstliche Auslese

und dabei wiederum in

– Massenauslese
– Gruppenauslese
– Individualauslese.

Für den Pädagogen und Philosophen handelt es sich um „Abstraktion" [10], wenn Begriffe, ideale Gegenstände usw. entstehen bzw. gebildet werden, und zwar bei der

– generalisierenden Abstraktion
durch Aussondern der unwesentlichen Eigenschaften der Dinge, Relationen usw.

– isolierenden Abstraktion
durch Herauslösen bestimmter Eigenschaften, Relationen usw. von Klassen von Gegenständen aus ihrem Zusammenhang

– idealisierenden Abstraktion
durch Schaffung begrifflicher Modelle der wirklichen Gegenstände, Eigenschaften, Beziehungen.

Die Reihe kann z. B. mit „Auswahl" (im Bildungswesen und Sport), „Klassifizierung" (bei selektiver Informationsspeicherung und -verarbeitung), „Ausblendung" (Bild- und Filmausschnitte, Pupille) usw. fortgesetzt werden.

Mit den genannten Beispielen wird bereits die Bedeutung der Selektionsmechanismen für die Entwicklung der menschlichen Gesellschaft deutlich. Mit der Entwicklung der Produktivkräfte entwickelten sich auch Umfang und Qualität der Selektionsvorgänge.

In der materiellen Produktion spielen verschiedenartige Selektionsprozesse eine wichtige Rolle zur qualitätsgerechten und ökonomischen Herstellung von Erzeugnissen. Ebenso ist die Verhütung und Beseitigung von Verunreinigungen im Wasser und in der Atmosphäre eine aktuelle Frage für die weitere gesellschaftliche Entwicklung.

Im Zusammenhang mit der Entwicklung der Produktivkräfte entstehen neue Selektionsmittel auf zwei Wegen:

1. Verbesserung (Weiterentwicklung) von Selektionsmitteln und -möglichkeiten, gekennzeichnet durch den jeweils erreichten Stand von Wissenschaft und Technik (siehe z. B. Entwicklung frequenzselektiver Bauelemente).

Fortsetzung auf Seite 157

Fortsetzung von Seite 151

[6] *Posthoff, C.; Steinbach, B.:* Binäre Gleichungen – Algorithmen und Programme. Wissenschaftl. Schriftenreihe der TH Karl-Marx-Stadt 1 (1979) 1, S. 1–82

[7] *Voigt, E.:* Die Realisierung von Schaltnetzwerken durch Mikrorechner und komplexe Strukturen. Diplomarbeit TH Karl-Marx-Stadt, Sektion Informationstechnik 1981

Dr. sc. techn., Dr. rer. nat. *Christian Posthoff*, Dipl.-Ing. *Egbert Voigt*, Technische Hochschule Karl-Marx-Stadt, Sektion Informationstechnik, 9022 Karl-Marx-Stadt, Reichenhainer Str. 70

Grundlagen der Mikroelektronik. Teil 9

A. Möschwitzer, Dresden

4.4. Schaltkreise für parallele Ein/Ausgabe (PIO)

In Rechnersystemen müssen externe Geräte, wie z. B. Lochstreifenleser und -drucker u. a., an die CPU, d. h. an den Mikroprozessorschaltkreis angeschlossen werden. Das ist i. allg. nicht so einfach möglich, da die Arbeitsgeschwindigkeit dieser Komponenten sehr unterschiedlich ist.

Für die parallele Datenein- und -ausgabe werden deshalb Schaltkreise verwendet, deren innere Systemarchitektur im Bild 99 prinzipiell dargestellt ist. Die Daten gelangen von einem Datenbus D (an den z. B. ein Mikroprozessorschaltkreis angeschaltet werden kann) über ein Ausgaberegister auf einen externen Datenbus DI/O, an den das externe Gerät (Lochstreifenleser u. a. . . .) angeschlossen ist. Umgekehrt gelangen Daten von einem externen Gerät über ein Eingaberegister auf den Datenbus D, der z. B. zum Mikroprozessorschaltkreis führt.

Die Eingangsaktivierung der Register erfolgt mit den Loadsignalen L_1, L_2. Die Ausgangsaktivierung der Register erfolgt mit den Enablesignalen E_1, E_2. Diese Load- und Enablesignale werden von einer Handshake- bzw. Steuerlogik erzeugt.

Die Steuerlogik erhält folgende Eingangssignale:

— Das Chip-enable-Signal CE, das den gesamten Schaltkreis aktiviert. Mit dem Chip-enable-Signal kann mit Hilfe von Adressen eine Auswahl unter mehreren, im gleichen Rechnersystem arbeitenden Ein/Ausgabeschaltkreisen getroffen werden.

— Das IORQ-Signal wird aktiviert, wenn eine Dateneinoder -ausgabe erfolgen soll, denn es muß damit gerechnet werden, daß es auch noch andere Datentransfers im Gesamtsystem — z. B. Speicheroperationen — als Datenein- und -ausgabe gibt.

— Das Taktsignal cp und das SYNCH-Signal dienen zur zeitlichen Koordinierung der inneren Vorgänge im Schaltkreis mit denen in anderen Schaltkreisen des Gesamtsystems, die die gleichen Takt- bzw. Synchronimpulse erhalten.

— Das Signal R/$\overline{W}$ (read/write) bestimmt die Datenflußrichtung. Ist es aktiv (1), so erfolgt über das Eingaberegister eine Dateneingabe, ist es inaktiv (Ø), so erfolgt eine Datenausgabe über das Ausgaberegister.

— Die Signale RDY (ready) und STB (strobe) sind sogenannte Handshake-Signale, die der Synchronisation externer Geräte mit dem Arbeitsrhythmus eines Rechnersystems dienen. Das geht wie folgt vor sich: Ist der E/A-Schaltkreis für eine Datenaufnahme bzw. Datenausgabe bereit, so signalisiert er das dem externen Gerät durch Aktivierung des RDY-Signals (1). Hat das externe Gerät den Schaltkreis bedient (Daten aufgenommen bzw. abgegeben), so quittiert es das durch Aktivierung des STB-Signals (1). Diese Quittung wird bei einigen E/A-Schaltkreisen auch zur Generierung eines INT-Signals (Interrupt) benutzt, das z. B. dem Mikroprozessorschaltkreis (s. Abschn. 4.2.) mitgeteilt wird, worauf dieser z. B. weitere Ein- und Ausgabeoperationen im Rahmen einer Interruptroutine ablaufen läßt. Die Funktion der Handshake- und Steuerlogik soll an einer Ausgabeoperation gezeigt werden: Im ersten Schritt wird der Schaltkreis mit CE aktiviert (CE wird z. B. aus einem Adressensignal des Mikroprozessorschaltkreises erzeugt). Außerdem wird der Zyklus durch die Aktivierung des IORQ-Signals eingeleitet. Daß es sich um eine Ausgabeoperation handeln soll, erfährt der E/A-Schaltkreis durch den Lowpegel (Ø) am R/$\overline{W}$-Eingang. Nun wird von der Steuerlogik das Loadsignal L_1 generiert:

$$L_1 = IORQ \cdot R/\overline{W} \cdot CE \cdot \overline{RDY} \qquad (49)$$

um die Daten von D in das Ausgaberegister zu laden. Einige Takte cp nach Aktivierung von IORQ wird das Enable-Signal E_1 und das Ready-Signal RDY aktiviert (diese Takte müssen vergehen, damit die Daten im Ausgaberegister stabilisiert werden), wodurch der Ausgang des Ausgaberegisters aktiviert und dieser Bereitschaftszustand dem externen Gerät mitgeteilt wird. Gleichzeitig wird L_1 wieder inaktiv [s. Logikgleichung (49)], damit nicht evtl. während des Übergabeprozesses an das externe Gerät (der je nach Trägheit dieses Gerätes einige Zeit dauert) die Daten im Ausgaberegister von einem neuen, an D anliegenden Wort überschrieben werden.

Ist das externe Gerät mit der Datenübernahme fertig, so kommt der Strobeimpuls STR, der RDY und E_1 wieder auf Ø setzt und evtl. ein Interruptsignal generiert.

Gleiche Überlegungen gelten für die Eingabe.

Als technisches Beispiel ist im Bild 100 die Anschlußbelegung des PIO-Schaltkreises U 855 gezeigt. Dieser Schaltkreis ent-



Bild 99
Blockschaltbild eines PIO-Schaltkreises



Bild 100
Anschlußbelegung des PIO-Schaltkreises U 855



Bild 101
Blockschaltbild eines einfachen Mikrorechners mit Mikroprozessor

hält 2 Ein/Ausgabeschaltungen, hier mit A und B bezeichnet. Die Auswahl, ob Port A oder Port B angesprochen werden soll, erfolgt mit dem Signal BASEL (B oder A select). Der Steuereingang CDSEL (control data select) dient zur Festlegung, ob der Datenbus $D_0 \cdots D_7$ als Steuersignal (control) oder Datenwort (data) interpretiert wird. Die Anschlüsse IEO, IEI werden bei mehreren PIOs zur Festlegung der Priorität verwendet. Alle anderen Anschlüsse haben — getrennt nach Port A und B — die bereits mit der Architektur in Bild 96 erläuterte Bedeutung (jedoch meist low aktiv).

5. Mikrocomputerkonzept als Alternative zum Kundenwunschschaltkreis

Bei der Anwendung hochintegrierter Standardschaltkreise (Speicher, Mikroprozessoren) erfolgt die Anpassung an das konkrete Geräteproblem des Kunden durch Programmierung. Das bedeutet, daß beim Anwender neben der Zusammenschaltung der Standardschaltkreise z. B. auf einer Leiterkarte noch eine Softwareentwicklung durchgeführt werden muß. Die Kosten für eine solche problemangepaßte Softwareentwicklung können u. U. beträchtlich sein. Außerdem ist eine Systemlösung durch Anwendung von Standardschaltkreisen oft technisch nicht so optimal, wie es (für das konkrete Problem „maßgeschneiderte") Kundenwunschschaltkreise sind. Deshalb muß in jedem Fall entschieden werden, welche Lösung technisch und ökonomisch am günstigsten ist:

— die Anwendung von Standardschaltkreisen oder
— der Entwurf eines Kundenwunschschaltkreises.

Das hängt sowohl von den geforderten technischen Parametern als auch von den Stückzahlen ab.

Im Abschn. 4 wurde die Funktion von handelsüblichen Standardschaltkreisen (Mikroprozessoren, Speicher u. a.) beschrieben. Hier sollen an einem sehr einfachen Beispiel die typischen Arbeits- und Gedankengänge studiert werden, die bei der Anwendung der Mikroprozessoren erforderlich sind.

Ein beliebiges Problem einer digitalen Informationsverarbeitung, wie es zum Beispiel bei arithmetischen Rechnungen, Regel- und Steuervorgängen oder Datenmanipulationen auftritt, kann von einem Mikroprozessorschaltkreis und einem Speicher erledigt werden.

Dabei muß der Speicher aus zwei Teilen bestehen, einem Teil für das Programm, nach dem der Mikroprozessor arbeiten soll, und einem Teil für variable Daten, die während der Abarbeitung des Programms anfallen bzw. die vom Anwender eingegeben werden. Der Teil des Speichers, in dem das Arbeitsprogramm steht, muß möglichst ein ROM (oder EPROM) (s. Abschn. 4.1.) sein, damit das Programm, das der Anwender erstellt hat, nicht, z. B. bei Stromausfall, zerstört wird oder vor jeder Benutzung des Mikroprozessors wieder geladen werden muß.

Der Speicherteil, der die variablen Daten enthält, muß ein RAM sein, d. h. ein Speicher, der beliebig geschrieben und gelesen werden kann (s. Abschn. 4.1.).

Es werden ausgewählt: als Mikroprozessor der Schaltkreis U 880, als Speicher für das Programm der EPROM-Schaltkreis U 555 und für den RAM-Datenspeicher 8 Schaltkreise des Typs 202 (s. Bild 101). Das Zusammenschalten der für den Mikrocomputer ausgewählten Schaltkreise ist bei diesen modernen Bausteinen sehr einfach, da die Aus- und Eingänge dieser Schaltkreise alle aufeinander abgestimmt sind. Zunächst sind die 8 Datenausgänge $O_0 \cdots O_7$ des EPROM-Schaltkreises U 555 mit den 8 Datenbusleitungen des Mikroprozessorschaltkreises U 880 $D_0 \cdots D_7$ zu verbinden. In gleicher Weise ist mit den Dateneingängen D_I der 8 Schaltkreise U 202 zu verfahren. Da die Schaltkreise U 202 aber zusätzlich noch Anschlüsse für den Datenausgang (beim Lesen) DO haben, können sie nicht auch noch mit dem Datenbus $D_0 \cdots D_7$ verbunden werden. Sie dürfen nur dann an den Datenbus geschaltet werden, wenn gelesen wird, d. h., wenn das Lesesteuersignal $\overline{RD}$ des Mikroprozessors aktiv (Ø) wird. Dafür gibt es besondere Bustreiberschaltungen, die nur bei Aktivierung eines Enablesignals E die Datenausgänge DO der 8 RAM-Schaltkreise U 202 auf die 8 Datenbusleitungen $D_0 \cdots D_7$ schalten (s. Bild 102). Das Enablesignal für diesen Bustreiber E muß genau dann aktiv (= 1) sein, wenn $\overline{RD}$ = Ø und das Chipselectsignal für die Schaltkreise U 202 $\overline{CE}$ = Ø ist. Die Logikgleichung lautet also

$$E = RD \cdot CE = \overline{\overline{RD} \vee \overline{CE}}. \qquad (50)$$

Das entsprechende NOR-Gatter ist im Bild 102 mit eingezeichnet.

Die Adreßeingänge $A_0 \cdots A_9$ der Speicherschaltkreise U 555 und U 202 werden mit den 10 niedrigsten Adreßleitungen des Mikroprozessoradreßbusses $A_0 \cdots A_9$ verbunden. Aus den übrigen 6 Adreßleitungen $A_{10} \cdots A_{15}$ des Mikroprozessoradreßbusses wird das Chipselectsignal $\overline{CS} = \overline{CE}$ der Speicherbausteine abgeleitet. Dabei muß beachtet werden, daß der Speicher für das Programm stets am Anfang des gesamten vom Mikroprozessorschaltkreis adressierbaren Speicherbereichs liegen muß, da der Mikroprozessor nach dem Start stets mit der Adresse

$$A_{15} \cdots A_0 = 0000000000000000 = 0000_H$$

beginnt, dann Befehl für Befehl die Adresse um 1 erhöht.



Bild 102. Speicherplatzaufteilung beim Mikrorechner nach Bild 101

Das bedeutet, für den Programmspeicherbereich muß für $A_{15} \cdots A_{10}$ stets 000000 gelten. Da das Chip-enable-Signal des Programmspeichers U 555 low aktiv ($\overline{CE}$) ist, muß für $A_{15} \cdots A_{10} = 000000$ stets $\overline{CE} = 0$ gelten (Speicher wird aufgerufen, d.h. an den Datenbus geschaltet). Für den Eingang $\overline{CE}$ gilt also die Logikgleichung

$$\overline{CE} = \overline{\overline{A}_{10}\,\overline{A}_{11}\,\overline{A}_{12}\,\overline{A}_{13}\,\overline{A}_{14}\,\overline{A}_{15}}$$
$$= A_{10} \vee A_{11} \vee A_{12} \vee A_{13} \vee A_{14} \vee A_{15}. \qquad (51)$$

Das entsprechende Logikgatter (ODER) ist im Bild 102 mit eingezeichnet.

Der RAM-Speicherbereich kann an sich an eine beliebige Stelle des adressierbaren Gesamtspeicherbereichs ($2^{16} = 65\,536$ Speicherplätze) — mit Ausnahme des eben besetzten EPROM-Speicherbereichs — gelegt werden. Wird er z.B. gleich im Anschluß an den EPROM-Speicherbereich (Bild 102) gelegt, so muß für das Chipenablesignal der Schaltkreise U 202 stets $A_{15} \cdots A_{10} = 000001$ gelten. Die Logikgleichung lautet also:

$$\overline{CE} = \overline{\overline{A}_{10}\,\overline{A}_{11}\,\overline{A}_{12}\,\overline{A}_{13}\,\overline{A}_{14}\,\overline{A}_{15}},$$
$$\overline{CE} = \overline{A}_{10} \vee A_{11} \vee A_{12} \vee A_{13} \vee A_{14} \vee A_{15}. \qquad (52)$$

Das entsprechende Logikgatter ist im Bild 102 mit eingezeichnet. In die Chipselectsignale wird das Speicheraufrufsteuersignal des Mikroprozessors $\overline{MREQ}$ mit eingeknüpft (gestrichelt in Bild 102 dargestellt).

Beim EPROM-Speicher U 555 wird noch zusätzlich das Leseaufrufsignal $\overline{RD}$ mit eingeknüpft, da dieser Speicher nur gelesen wird.

Des weiteren wird das Schreiblesesteuersignal $R/\overline{W}$ direkt mit dem entsprechenden Speichereingang $R/\overline{W} = (= \overline{WE})$ verbunden. Die nicht benötigten Steuereingänge ($\overline{NMI}$, $\overline{INT}$ usf.) des Mikroprozessorschaltkreises werden auf High-Pegel (+ 5 V) gelegt, wie es im Bild 102 gezeigt ist (damit werden sie inaktiv). Die nichtbenutzten Steuersignalausgänge ($\overline{RFSH}$ usw.) bleiben einfach frei.

Der Mikrocomputer soll mit dem RESET-Signal, das den Programmzähler auf die Adresse 0000_H zurücksetzt, womit die Programmabarbeitung mit der Adresse 0000_H, also von vorn beginnt, gestartet werden.

Damit sich der Mikrocomputer nicht nur mit sich selbst beschäftigt, muß an die Datenleitungen $D_0 \cdots D_7$ noch ein Gerät für die Eingabe von Daten und die Ausgabe von Ergebnissen angeschlossen werden. Darauf soll hier aber nicht eingegangen werden, weil das im Rahmen dieses Kurses zu weit führen würde. Hier sei auf die entsprechende Literatur verwiesen [10].

Alles, was bisher gemacht wurde, ist der sogenannte Hardwareentwurf. Die Zusammenschaltung erfolgt auf einer Leiterplatte.

Nun kommt noch der i.allg. umfangreichere Teil der Arbeit. Die Art und Weise der problemangepaßten Funktion des Mikrocomputers erfolgt nämlich Schritt für Schritt nach dem Programm, das ab der Adresse $0000000000000000 = 0000_H$ steht. Das heißt, der EPROM-Schaltkreis muß an 1024 Speicherplätzen (oder einem Teil davon, wenn das Programm nicht den ganzen Speicher füllt) mit je 8 bit langen Speicherworten (Bytes) mit den 1-en und 0-en entsprechend dem gewünschten Befehl gefüllt werden. Soll der erste Befehl z.B. „Addiere zum Inhalt des Registers A den Inhalt des Registers B" sein, so bedeutet das, daß bei der Adresse 0000_H entsprechend der Befehlsliste des Schaltkreises U 880 folgende Folge von 1-en und 0-en stehen muß:

$D_7 \cdots D_0 = 10000000 = 80_H$.

Es wäre sehr unrationell (und auch kaum ohne Fehler durchstehbar), auf diese elementare Weise ohne Hilfsmittel den Programmschaltkreis (U 555) mit 1-en und 0-en zu „füllen" (programmieren). Dafür gibt es folgende Hilfsmittel: Zunächst verwendet man beim Programmieren für die Befehle nicht Folgen von 1-en und 0-en, sondern Programmiersprachen. Die niedrigste Form einer solchen Programmiersprache ist eine Assemblersprache. In dieser Sprache wird der oben genannte Befehl „Addiere zum Inhalt des Registers B" durch den Assemblerausdruck (Mnemonic) ADD A, B dargestellt. Ein entsprechendes Assemblerprogramm wandelt das dann in die Maschinensprache (1-en und 0-en) um. Dieses Maschinenprogramm wird auf einem Lochstreifen ausgegeben. Der Lochstreifen seinerseits dient zum Steuern eines Programmiergerätes, das die 1-en und 0-en der Befehle an die richtigen Speicherplätze des EPROM-Speicherschaltkreises bringt.

Im Programmiergerät wird also das Programm von Papier auf Silizium übertragen.

6. Einige Begriffe und Abkürzungen der Mikroelektronik

Mit der Entwicklung der modernen Halbleiter- und Mikroelektronik haben sich eine Reihe von Standardbegriffen und -abkürzungen (meist der englischsprachigen Begriffe) herausgebildet, die heute in der internationalen Literatur ständig angewendet werden. Dieser letzte Abschnitt soll durch Erläuterung einer Auswahl dem Anfänger das Studium der internationalen Fachliteratur erleichtern. In den Abschnitten 2 bis 5 kamen die Mehrzahl dieser Begriffe schon einmal vor, so daß es gewissermaßen eine lexikalische Zusammenfassung ist.

Die folgenden Erläuterungen erfolgen in alphabetischer Reihenfolge:

ALU (arithmetic logic unit): Funktionsblock in einem Schaltkreis, in dem die arithmetischen und logischen Verknüpfungen der digitalen Signale erfolgen (also z.B. PLUS, MINUS, UND, ODER).

BARITT (barrier injection and transit time): Funktionsmechanismus bestimmter Mikrowellendioden, bei dem durch Laufzeiteffekte ein negativer differentieller Widerstand zur Schwingungserzeugung erzielt wird.

BDI (base diffusion insulation): Vereinfachte bipolare Basistechnologie, bei der die Basisdiffusion gleichzeitig als Isolationsrahmen genutzt wird.

BCCD (buried channel charge coupled device): Ladungsgekoppeltes Bauelement, bei dem der Ladungsverschiebungsvorgang parallel zur Halbleiterfläche in einem vergrabenen Kanal stattfindet; dadurch kommt es zu keiner Oberflächenberührung der transportierten Ladungsträger und damit zu geringen Verlusten.

BCD (binary coded decimal): Binärcode für Dezimalzahlen. Danach wird jeder Dezimalziffer 0 bis 9 eine vierstellige Binärzahl zugeordnet, z. B. 5 = 0101. Diesen Code benutzen alle Rechnerschaltkreise für Mikro- und Taschenrechner.

CCD (charge coupled device): Ladungsgekoppeltes Bauelement, bei dem durch die Verschiebung von Ladungsträgern entlang der Halbleiteroberfläche in Potentialmulden eine Speicher- und Schieberegisterfunktion realisiert wird. Solche Elemente ersetzen in sehr einfacher Weise damit aufwendigere Speicher- und Schieberegisterschaltungen in klassischer Schaltungstechnik. Sie können deshalb als funktionalelektronische Elemente bezeichnet werden, bei denen die elektronische Funktion nicht durch eine Transistorschaltung, sondern vielmehr durch einen inneren elektronischen Wirkungsmechanismus zustande kommt.

CVD (chemical vapour deposition): Verfahren, bei dem dünne Schichten (z. B. SiO_2) aus der Gasphase auf einem Substrat abgeschieden werden.

CDI (collector diffusion insulation): Vereinfachte Basistechnologie für Bipolarschaltkreise, bei der die Herstellung der Isolationsrahmen für die Bauelemente auf einem Chip gleichzeitig mit einer tiefen Diffusion von Donatoren erfolgt, die zur Kontaktierung der vergrabenen Kollektorschicht dient.

CMOS (complementary MOS): Basistechnologie, bei der auf einem Chip gleichzeitig n- und p-Kanal-MOS-Feldeffekttransistoren realisiert werden. Damit ist eine Schaltungstechnik möglich, die zu digitalen Schaltungen führt, die in den stationären Zuständen 1 und 0 (high, low) keine Leistung verbraucht. Das führt zu einer Reihe von Vorteilen beim Entwurf und den technischen Parametern. Die CMOS-Technik ist die derzeit fortschrittlichste Basistechnologie für integrierte Schaltkreise.

CPU (central processing unit): Schaltkreis eines Mikrorechnersystems, auf dem die Signalverarbeitung (logische und arithmetische Verknüpfung, Datentransport) erfolgt und der die hauptsächlichen Steuerfunktionen des Gesamtsystems ausführt. Dieser Schaltkreis wird oft als Mikroprozessorschaltkreis bezeichnet. (In der Computertechnik wird CPU als zentrale Verarbeitungseinheit verstanden, was nicht immer nur ein Schaltkreis sein muß.)

CAM (contend adressed memory): Assoziativspeicher, der durch einen vorgegebenen Inhalt identifiziert wird. Diese Organisationsform ist für bestimmte Algorithmen (z. B. Suchalgorithmen) sehr vorteilhaft.

CID (charge injection device): Element, das in integrierten Bildwandlerschaltkreisen eingesetzt wird. Durch Licht werden Ladungsträger generiert, die zunächst in Potentialmulden gespeichert und beim Lesen aus diesen ins Halbleiterinnere „ausgekippt" (injiziert) werden, wodurch eine elektrische Auswertung des Bildes Punkt für Punkt möglich wird.

CS (chip select): Steuersignal für Schaltkreise, das einen bestimmten Schaltkreis aus einer Vielzahl auswählen, d. h. aktivieren kann.

CE (chip enable): Steuersignal, das einen Schaltkreis aktiviert, z. B. seine Ausgänge an einen BUS anschaltet.

DSA (diffusion self aligned): Basistechnologie, die zur Herstellung von doppelt diffundierten MOS-Transistoren verwendet wird. Durch eine bestimmte Maskierungstechnik erfolgt eine Selbstjustierung, und damit werden extrem kleine Kanallängen erzielt.

DMOS (double diffused MOS): Basistechnologie zur Herstellung von MOS-Schaltkreisen, bei dem sehr kleine Kanallängen dadurch erreicht werden, daß sie durch den Abstand zweier Diffusionsfronten bestimmt werden. Letztere lassen sich durch die Wahl der Prozeßparameter (Diffusionszeit und -temperatur) sehr genau einstellen. Außerdem haben DMOS-Transistoren eine hohe Spannungsfestigkeit, da in Drainnähe die Störstellenkonzentration sehr klein und daher eine sogenannte Driftzone am Drain vorhanden ist.

DMA (direct memory access): Verfahren bzw. ein Schaltkreis, das/der den direkten Zugriff eines äußeren Gerätes zu einem Speicherschaltkreis ermöglicht, ohne daß die Daten erst — wie sonst üblich — über die CPU (Mikroprozessorschaltkreis) laufen müssen.

DCTL (direct coupled transistor logic): Schaltungstechnik für Logikgatter, bei der die Logikverknüpfung durch direkte Kopplung der Transistoren am Kollektor entsteht.

ECL (emitter coupled logic): Schaltungstechnik für Logikgatter, bei der die Logikverknüpfung durch Stromumschaltung zwischen Transistoren erfolgt, die über die Emitter gekoppelt (untereinander verbundene Emitter!) sind. Mit dieser digitalen Schaltungstechnik lassen sich die derzeit schnellsten Bipolarschaltkreise aufbauen, deren Gatterverzögerungszeit $< 0{,}5$ ns ist.

ESFI (epitaxial films on insulators): Basistechnologie, die vorzugsweise zur Realisierung von CMOS-Schaltkreisen verwendet wird. Die aktiven Halbleiterschichten (einige µm dicke Siliziumschichten) werden auf isolierende Substrate (z. B. Saphir oder Spinell) aufgebracht.

EPROM (erasable programmable read only memory): Speicherschaltkreis, der elektrisch mit hohen Spannungsimpulsen (> 20 V) programmiert und der nur im ganzen mit UV-Licht gelöscht werden kann. Zu einem Aufbau werden spezielle Speicher-Feldeffekttransistoren mit Floating Gate verwendet.

EEROM = E²PROM (electrical erasable read only memory): Speicherschaltkreis, der elektrisch mit hohen Spannungen (> 20 V) programmiert und gelöscht werden kann. Zu seinem Aufbau werden meist spezielle Speicherfeldeffekttransistoren mit Floating Gate und extrem dünnem Gateoxid verwendet, so daß der zum Programmieren und Löschen nötige Tunnelstrom durch das Gateoxid fließen kann.

EAROM (electrical alternable read only memory): Speicherschaltkreis, der elektrisch programmiert und gelöscht bzw. gelesen und geschrieben werden kann. Zu seinem Aufbau werden meist Speicherfeldeffekttransistoren mit geschichtetem Gateisolator ($SiO_2 - Si_3N_4$) verwendet.

FAMOST (floating gate avalanche MOS-Transistor): p-Kanal-MOS-Transistor mit potentialmäßig schwebendem, d. h. allseitig isoliertem Gate (= Floating Gate). Dieses Floating Gate kann durch einen Strom heißer Elektronen z. B. aus dem Plasma eines Avalanchedurchbruchs des Drain-Substrat-pn-Übergangs geladen werden. Dieses Bauelement wird in EPROM-Speicherschaltkreisen verwendet.

I²L (integrated injection logic): Schaltungstechnik bzw. Basistechnologie für integrierte digitale Bipolarschaltkreise, bei der das Grundgatter aus einem npn-Transistor als Schalter und einem pnp-Transistor als Stromeinspeisung besteht. Mit dieser Technik lassen sich leistungsarme Schaltungen mit sehr hoher Bauelementedichte aufbauen.

ISOPLANAR (insulation oxid planar): Basistechnologie, bei der die Bauelemente auf dem Halbleiterchip an der Oberfläche durch SiO_2-Isolationsrahmen voneinander isoliert werden. Das führt zu höheren Integrationsdichten und besseren elektrischen Eigenschaften.

IGFET (insulated gate field effect transistor): Oberbegriff für alle Feldeffekttransistoren mit isoliertem Gate. Zu dieser Klasse von Feldeffekttransistoren gehören auch die MOS-Feldeffekttransistoren.

KMOS (Kurzkanal-MOS): Bezeichnung für alle MOS-Schaltkreise, die mit MOS-Transistoren arbeiten, deren Kanallänge kleiner als 5 µm ist.

LSI (large scale integration): Bezeichnung für alle Schaltkreistechniken mit mehr als 1000 Einzelbauelementen je Halbleiterchip.

LOCOS (local oxidation of silicon): Verfahren zur Strukturierung der Siliziumoberfläche, bei dem durch lokale Oxydation und anschließende Ätzung Siliziumgebiete an der Oberfläche (z. B. Bauelementefelder) entstehen, die durch SiO_2-Felder voneinander getrennt sind.

LIFO (last in first out): Speicherprinzip, das auf Schaltkreisen für sog. Kellerspeicher (stacks) verwendet wird. Hier wird stets die zuletzt eingespeicherte Information zuerst aus dem Keller wieder herausgeholt. Das kann für bestimmte Programmorganisation erforderlich sein.

(Wird fortgesetzt!)

Fortsetzung von Seite 151

2. Entwicklung völlig neuartiger Selektionsmittel auf Grund neuer Selektionsaufgaben, die sich aus der Neu- und Weiterentwicklung bestimmter materieller Bereiche und Wissenschaften ergeben [siehe z.B. Zerlegung der Eiweißmoleküle durch unterschiedliche eiweißspaltende Enzyme in kurzkettige Fragmente und anschließende schrittweise Isolation (Selektion) zur vollständigen Bestimmung der Bausteinsequenz von RNS-Molekülen oder Entwicklung der Filteration in vielen neuen Gebieten der industriellen Fertigungstechnik, beispielsweise der Sterilfiltration in der pharmazeutischen Industrie oder zur Schaffung von Reinräumen in der Mikroelektronik].

Das Entstehen neuer wissenschaftlicher und technischer Disziplinen hat zwangsläufig zur Folge, daß gleichzeitig die dafür notwendigen neuen Selektionsmittel zu schaffen sind. Neuartige Selektionsmittel sind also wesentliche Erfordernisse für die wissenschaftlich-technische Entwicklung und damit von grundsätzlicher Bedeutung für die gesellschaftliche Entwicklung. Die einheitliche theoretische Beschreibung in Anlehnung an die bewährte Theorie der Frequenzselektion ist daher ein notwendiges Erfordernis.

2.2. Selektor

2.2.1. Definition und Einteilung

Norbert Wiener hat wiederholt darauf hingewiesen, daß es notwendig ist, durch kybernetische Betrachtungsweise die einzelnen Wissenschaftsdisziplinen miteinander zu verbinden, zu einer einheitlichen Terminologie beizutragen und vor allem neue, vorteilhafte Lösungen zu suchen.

Wie bereits in Abschn. 2.1. dargestellt, können die verschiedensten Begriffe, wie Filterung, Trennung, Auslese usw., unter dem Begriff der Selektion zusammengefaßt werden. Dieser Begriff der Selektion ist dabei nicht nur als Synonym, sondern als Abstraktion der genannten Verfahren, Formen und Methoden zu verstehen.

Nach [11] ist Selékta aus (lat.) selectra von séligere (auswählen) abgeleitet. Durch Verwendung des Begriffs in der kybernetischen (integrierenden) Terminologie soll gleichzeitig ausgesagt werden, daß das Selektionsprinzip als ein wesentliches Prinzip der biologischen Evolution nicht nur im biologischen Bereich, sondern ebenso in anderen materiellen dynamischen Systemen wirkt (kybernetischer Aspekt).

Bei der Verwendung des Begriffs Selektion wird — bereits im erweiterten Sinn bisher üblicher Anwendung — der allgemeine Vorgang (Prozeß), gegebenenfalls die Methode bezeichnet. Ein allgemeiner Begriff für das Mittel, für die Voraussetzung, daß dieser Prozeß der Selektion (gleichgültig ob zufällig oder zielgerichtet systematisch) abläuft, ist nicht bekannt. Es wird deshalb zur Bezeichnung des relevanten Mittels, durch das die Selektion erfolgt, der allgemeine Begriff Selektor eingeführt.

Von den in Abschn. 2.1. beschriebenen Selektionsvorgängen ausgehend, soll ein Selektor wie folgt definiert werden:

Ein Selektor ist ein System, das aus einer dieses System hindurchlaufenden oder von ihm beeinflußten Menge M_E eine Teilmenge M_A bestimmter Qualitäten (Eigenschaften) passieren läßt und eine Teilmenge M_S bestimmter Qualitäten (Eigenschaften) unterdrückt. Dabei sind die Begriffe Passieren und Unterdrücken im weitesten Sinne zu verstehen.

Ein Selektor ist somit in allgemeiner und einfachster Form entsprechend Bild 4 als Dreitor bzw. Bild 5 als Zweitor darstellbar.



Bild 4 Selektor (black-box)

Bild 5 Selektorsymbol

Bild 6 Absorbierender Selektor

Bild 7 Trennender Selektor

Bild 8 Abschirmender Selektor

Selektoren lassen sich in drei allgemeine, unterschiedliche Klassen einteilen:

1. Absorbierender Selektor
Die Menge M_S wird im Selektor gebunden (Bild 6).

2. Trennender Selektor (Weiche)
Die Menge M_S wird von der Menge M_A getrennt (unterschieden), verbleibt aber nicht im Selektor, sondern erscheint ebenfalls als Ausgangsmenge (Bild 7).

3. Abschirmender Selektor
Die Menge M_S wird abgeschirmt (Bild 8). Der Selektor ist so aufgebaut, daß er die Eingangsmenge begrenzt oder reflektiert (Unterscheidung zum trennenden Selektor ist teilweise schwierig). In vielen Fällen (besonders in kybernetischen Systemen) haben Selektoren gleichzeitig die Eigenschaften von zwei oder allen drei genannten Prinzipien.

2.2.2. Idealer Selektor

Bild 9 zeigt den Idealfall eines Selektors. Die Gesamtmenge von Elementen bestimmter Qualitäten ($q_u \leqq q_i \leqq q_0$) passiert den Selektor (Paßbereich), und die Menge der nicht im Paßbereich liegenden Elemente wird vom Selektor vollständig unterdrückt (Sperrbereich). Paßbereich PB und Sperrbereich SB werden definitionsgemäß durch Grenzqualitäten (q_0 und q_u) voneinander getrennt.



Bild 9. Verhalten idealer Selektoren
PB Paßbereich; *SB* Sperrbereich; q_u untere Grenzqualität; q_0 obere Grenzqualität; q_m Mittenqualität (Selektormitte)

E_{qi} und A_{qi} sind die Eingangs- und Ausgangsgrößen des Selektors. Je nach Lage der Grenzqualitäten (Grenzfrequenz) unterscheidet man bei der Frequenzselektion:

Bandpaß	BP	mit q_u und q_0
Bandsperre	BS (Umkehrung des BP)	mit q_u und q_0
Hochpaß	HP	mit $q_0 \rightarrow \infty$
Tiefpaß	TP	mit $q_u = 0$.

Durch Transformationen lassen sich die einzelnen Selektorarten ineinander überführen.

Die verschiedenen Selektorgrundtypen unterscheiden sich wiederum in ihrer Selektorbreite und Selektormitte. Unter Selektorbreite B oder Bandbreite des Selektors soll die gesamte Qualitätsmenge, die innerhalb der Grenzqualitäten liegt, verstanden werden, d.h.

$$B = q_0 - q_u. \tag{5}$$

Die Selektormitte ist eine zwischen den Grenzqualitäten liegende mittlere Qualität q_m, die je nach Erfordernis als das geometrische oder arithmetische Mittel der Grenzqualitäten definiert sei.

Als relative Selektorbreite B_r ist die auf die Selektormitte bezogene absolute Selektorbreite

$$B_r = \frac{B}{q_m} = \frac{q_0 - q_u}{q_m} \tag{6}$$

definiert.

2.2.3. Realer Selektor

Die Realisierung idealer Selektoren ist allgemein sehr schwer, für einen kontinuierlichen Qualitätsbereich überhaupt nicht



Bild 10. Verhalten realer Selektoren
ÜB Übergangsbereich

möglich, so daß das Verhalten von Selektoren prinzipiell dem in Bild 10 gezeigten Fall entspricht. Dabei wurde idealisiert angenommen, daß im Paßband

$$\frac{A_{qi}}{E_{qi}} = 1$$

gilt (keine Verluste).

Paßbereich und Sperrbereich werden definitionsgemäß durch die Grenzqualitäten q_u und q_0 festgelegt (Bild 10). Für frequenzselektive Bauelemente ist es üblich, die Grenzqualitäten für

$$\frac{A_{qi}}{E_{qi}} = \frac{1}{\sqrt{2}}$$

festzulegen.

Durch Definition weiterer zusätzlicher Grenzqualitäten q_{uz} und q_{0z} im Sperrbereich kann ein Übergangsbereich ÜB angenommen werden, womit die Steilheit des Übergangs vom Paßbereich zum Sperrbereich — wesentliches Merkmal für die Güte (Schärfe) des Selektionsvorganges — charakterisiert ist.

Selektormitte sowie absolute und relative Selektorbreite sind wie bei dem idealen Selektor definiert.

2.2.4. Selektoreigenschaften

Mit den Eingangsgrößen E_{qi} und den Ausgangsgrößen A_{qi} eines Selektors lassen sich die Selektoreigenschaften durch den Übertragungsfaktor

$$\eta_{qi}{}^{A} = \frac{A_{qi}}{E_{qi}} \tag{7}$$

beschreiben. Gilt

$$E_{qi} = A_{qi} + S_{qi}\,, \tag{8}$$

dann folgt mit dem Selektionsfaktor

$$\eta_{qi}{}^{S} = \frac{S_{qi}}{E_{qi}}, \tag{9}$$

$$\eta_{qi}{}^{A} = 1 - \eta_{qi}{}^{S}\,. \tag{10}$$

Mit oben genannten Gleichungen wird deutlich, daß die anschauliche 3-Tor-Darstellung auf eine 2-Tor-Darstellung reduziert werden kann.

Des weiteren wird zur Beschreibung der Selektoreigenschaften die Selektion[1])

$$s_{ij} = \frac{M_{qi}}{M_{qj}} \tag{11}$$

definiert, wobei i und j, so daß $M_{qi} \geqq M_{qj}$ und somit $s_{ij} \geqq 1$.

Zur Unterscheidung der definierten allgemeinen Selektion von den Selektionseigenschaften des Selektors wird die durch Einfügen des Selektors erreichte Selektion als Selektivität bezeichnet.

Haben zwei Mengen vor dem Selektor die Selektion

$$s_{ij}{}^{E} = \frac{E_{qi}}{E_{qj}} \tag{12}$$

und nach dem Selektor

$$s_{ij}{}^{A} = \frac{A_{qi}}{A_{qj}}, \tag{13}$$

so ergibt sich mit Gl. (7)

$$s_{ij}{}^{A} = \frac{\eta_{qi}{}^{A}}{\eta_{qj}{}^{A}}\, s_{ij}{}^{E} \tag{14}$$

und in logarithmischer Schreibweise

$$\ln s_{ij}{}^{A} = \ln s_{ij} + \ln s_{ij}{}^{E}\,. \tag{15}$$

[1]) Mit dieser Definition der Selektion wird der Begriff Selektion zwar doppeldeutig verwendet, jedoch erscheinen Verwechslungen mit dem Begriff Selektion im Sinne des Selektionsvorganges (Prozeß — s. Abschn. 2.1.) ausgeschlossen. Die Verwendung eines anderen Begriffs an dieser Stelle wäre unzweckmäßig.

Somit beträgt die durch den Selektor erreichte Selektivität

s_{ij} (für $s_{ij}{}^{E} = 1$ ist $s_{ij} = s_{ij}{}^{A}$)

$$s_{ij} = \frac{\eta_{qi}{}^{A}}{\eta_{qj}{}^{A}} = \frac{s_{ij}{}^{A}}{s_{ij}{}^{E}} \tag{16}$$

bzw.

$$\ln s_{ij} = \ln \eta_{qi}{}^{A} - \ln \eta_{qj}{}^{A}\,. \tag{17}$$

Mit der Definition der Selektivität wird klar zwischen Dämpfung und selektiver Eigenschaft eines Systems unterschieden. Während beim gleichmäßigen, von der Qualität unabhängigen Dämpfungsverhalten (Unterdrückungsverhalten) ebenfalls $\eta_{qi}{}^{A} < 1$ gilt, ist jedoch im Unterschied zu einem System mit selektiven Eigenschaften, bei dem $s_{ij} > 1$ ist, $s_{ij} = 1$.

Die Definition läßt auch erkennen, daß die Bildung einer Teilmenge (Blende, Ausschnitt, Teilung) nicht gleichbedeutend mit Selektion sein muß ($s_{ij\,\mathrm{teil}} = s_{ij\,\mathrm{gesamt}}$ bei nichtselektiver Wirkung des Teilungsprozesses).

Mit dem Begriff der Selektivität können auch die Grenzqualitäten q_g eindeutig durch

$$s_{ijg} = \frac{\eta_{qm}}{\eta_{qg}} \tag{18}$$

definiert werden, d.h., es wird die Qualität als Grenzqualität q_g definiert, bei der die Selektivität s_{ijg} einen festgelegten Wert erreicht.

Bei der mathematischen Beschreibung von zufällig selektiven Prozessen geht der Übertragungsfaktor in die Übertragungswahrscheinlichkeit über. Sie gibt dann an, mit welcher Wahrscheinlichkeit ein Mengenelement mit der Qualität q_i übertragen wird bzw. durch die Selektionswahrscheinlichkeit ausgedrückt — selektiert wird.

Sind beispielsweise Mikroorganismen einer starken kosmischen Strahlung ausgesetzt, so besteht je nach Eigenschaft der Organismen und den Versuchsbedingungen (Selektionseigenschaften) die Übertragungswahrscheinlichkeit $\eta_{qi}{}^{A}$, daß diese Organismen überleben (den Selektor passieren). Werden in einem Produktionsprozeß fehlerhafte Teile der Qualität q_i hergestellt, so werden sie je nach den Prüfmethoden der TKO (Selektionseigenschaften) mit der Wahrscheinlichkeit $\eta_{qi}{}^{S}$ aus dem Fertigungsprozeß selektiert (Selektionswahrscheinlichkeit).

2.3. Anwendungsbeispiele

Mit den in Abschn. 2.2.4. definierten Größen wurden allgemeingültige Begriffe eingeführt, die es ermöglichen, beliebige Selektionsvorgänge einheitlich zu beschreiben (in der Literatur völlig unzureichend, z. B. in [9] Trenneffekt, Trennfaktor, in [12] Filterwirksamkeit, in [13] Abschälverhältnis und Entmischung, in [13] auch Filtrationsschärfe usw.). An Hand von zwei sich sehr stark unterscheidenden Selektionsvorgängen soll das mit der Berechnung der Selektivität verdeutlicht werden.

2.3.1. Frequenzselektion

Nach *Frühauf/Trzeba* [1] berechnet sich der Übertragungsfaktor eines m-kreisigen Kopplungsfilters nach

$$|T(p)| = \left| (-1)^{m-1} \frac{\triangle^*_{1m}}{\triangle^*}\, Z_m{}' \right| = \eta_p{}^{A}\,, \tag{19}$$

wobei

$$\triangle^* = \begin{vmatrix} Z_1 & Z_{12} & \cdots & Z_{1m} \\ Z_{21} & Z_2 & \cdots & Z_{2m} \\ \cdot & \cdot & \cdots & \cdot \\ \cdot & \cdot & \cdots & \cdot \\ \cdot & \cdot & \cdots & \cdot \\ Z_{m1} & Z_{m2} & \cdots & Z_m \end{vmatrix} \tag{20}$$

und $\triangle^*_{1m}$ das algebraische Komplement des Elements der Zeile 1 und Spalte m von $\triangle^*$ sowie

$$Z_m{}' = \frac{1}{\mathrm{j}\,\omega_m C_m} = -\,\mathrm{j}\sqrt{\frac{L_m}{C_m}} \tag{21}$$

bedeuten. Mit Einführung normierter Kopplungsfaktoren und Dämpfungen (D Normierungskonstante) folgt nach entsprechenden Umformungen [14]

$$\eta_p{}^A = \left| \mathrm{j}\,(-1)^m \frac{1}{D} \frac{\Delta_{1m}}{\Delta} \right| \tag{22}$$

mit

$$\Delta = \begin{vmatrix} \delta_1 + \mathrm{j}\,\Omega & \mathrm{j}\,\varkappa_{12} & \cdots & \mathrm{j}\,\varkappa_{1m} \\ \mathrm{j}\,\varkappa_{21} & \delta_2 + \mathrm{j}\,\Omega & \cdots & \mathrm{j}\,\varkappa_{2m} \\ \cdot & \cdot & \cdots & \cdot \\ \cdot & \cdot & \cdots & \cdot \\ \cdot & \cdot & \cdots & \cdot \\ \mathrm{j}\,\varkappa_{m1} & \mathrm{j}\,\varkappa_{m2} & \cdots & \delta_m + \mathrm{j}\,\Omega \end{vmatrix}. \tag{23}$$

Die Selektivität dieses Frequenzfilters ergibt sich daraus für die beiden Frequenzen $p_1 = \mathrm{j}\,\Omega_1$ und $p_2 = \mathrm{j}\,\Omega_2$ zu

$$s_{ij} = \frac{\eta_{p1}{}^A}{\eta_{p2}{}^A} = \frac{T(\mathrm{j}\,\Omega_1)}{T(\mathrm{j}\,\Omega_2)} \qquad (\Omega_1 < 1;\ \Omega_2 > 1) \tag{24}$$

bzw.

$$\ln s_{ij} = \ln \eta_{p1}{}^A - \ln \eta_{p2}{}^A = \ln |T(\mathrm{j}\,\Omega_1)| - \ln |T(\mathrm{j}\,\Omega_2)|. \tag{25}$$

2.3.2. Mengenkonzentration

Bei einer Reihe materieller Systeme wird ein Selektor eingesetzt, um die Konzentration von Mengen einer bestimmten Qualität in der Gesamtmenge zu erhöhen. Definiert man als Konzentration k_{qi} das Verhältnis der Teilmenge M_{qi} zur Gesamtmenge M_{ges}

$$k_{qi} = \frac{M_{qi}}{M_{\mathrm{ges}}}, \tag{26}$$

so sollen

$$k_{qi}{}^E = \frac{E_{qi}}{E_{\mathrm{ges}}} \tag{27}$$

die Eingangskonzentration mit der Qualität q_i

$$k_{qi}{}^A = \frac{A_{qi}}{A_{\mathrm{ges}}} \tag{28}$$

die Ausgangskonzentration mit der Qualität q_i und

$$k_{qi}{}^S = \frac{S_{qi}}{S_{\mathrm{ges}}} \tag{29}$$

die Selektorkonzentration mit der Qualität q_i bedeuten. Aus den Gln. (27) bis (29) folgt damit

$$E_{qi} = k_{qi}{}^E (A_{\mathrm{ges}} + S_{\mathrm{ges}}) = k_{qi}{}^E \left(\frac{A_{qi}}{k_{qi}{}^A} + \frac{S_{qi}}{k_{qi}{}^S} \right) \tag{30}$$

und daraus mit den Gln. (7) und (9) die Grundgleichung

$$\frac{1}{k_{qi}{}^E} = \frac{\eta_{qi}{}^A}{k_{qi}{}^A} + \frac{\eta_{qi}{}^S}{k_{qi}{}^S}. \tag{31}$$

Somit erhält man die Ausgangskonzentration $k_{qi}{}^A$ in Abhängigkeit von den Selektorparametern aus

$$k_{qi}{}^A = \frac{\eta_{qi}{}^A\, k_{qi}{}^E\, k_{qi}{}^S}{k_{qi}{}^S - \eta_{qi}{}^S\, k_{qi}{}^E} \tag{32}$$

bzw. mit Gl. (10) ist

$$k_{qi}{}^A = \frac{1}{\frac{1}{k_{qi}{}^S} - \frac{1}{\eta_{qi}{}^A} \left(\frac{1}{k_{qi}{}^S} - \frac{1}{k_{qi}{}^E} \right)}. \tag{33}$$

Wie die Rechnung zeigt, ist die maximale Ausgangskonzentration bzw. minimale Selektorkonzentration von $\eta_{qi}{}^A$ abhängig, so daß es z.B. bei $\eta_{qi}{}^A = 0{,}5$ und $k_{qi}{}^E = 0{,}1$ überhaupt nicht möglich ist, $k_{qi}{}^S = 0{,}01$ zu erzielen. Aus einfacher Überlegung folgt für die minimale Selektorkonzentration eines Systems in Abhängigkeit von $\eta_{qi}{}^A$

$$\mathrm{Min}\,\{k_{qi}{}^S\} = \frac{(1 - \eta_{qi}{}^A)\, E_{qi}}{\mathrm{Max}\,\{S_{\mathrm{ges}}\}}, \tag{34}$$

$$\mathrm{Min}\,\{k_{qi}{}^S\} = \frac{(1 - \eta_{qi}{}^A)\, E_{qi}}{E_{\mathrm{ges}} - A_{qi}} = \frac{1 - \eta_{qi}{}^A}{\frac{E_{\mathrm{ges}}}{E_{qi}} - \frac{A_{qi}}{E_{qi}}}, \tag{35}$$

$$\mathrm{Min}\,\{k_{qi}{}^S\} = \frac{1 - \eta_{qi}{}^A}{\frac{1}{k_{qi}{}^E} - \eta_{qi}{}^A}. \tag{36}$$

Für diesen Minimalwert ist $k_{qi}{}^A = 1$.

Eine Erhöhung der Ausgangskonzentration durch den Selektor, also

$$k_{qi}{}^A > k_{qi}{}^E \tag{37}$$

erhält man nur für

$$\eta_{qi}{}^A > \frac{A_{\mathrm{ges}}}{E_{\mathrm{ges}}}, \tag{38}$$

andernfalls erhöht sich die Selektorkonzentration.

Für die Selektivität ergibt sich somit aus den Konzentrationen des Selektors mit

$$s_{ij}{}^E = \frac{k_{qi}{}^E}{k_{qj}{}^E}, \tag{39}$$

$$s_{ij}{}^A = \frac{k_{qi}{}^A}{k_{qj}{}^A} = \frac{\eta_{qi}{}^A\, E_{qi}}{\eta_{qj}{}^A\, E_{qj}} \tag{40}$$

wiederum

$$s_{ij} = \frac{s_{ij}{}^A}{s_{ij}{}^E} = \frac{\eta_{qi}{}^A}{\eta_{qj}{}^A}. \tag{41}$$

Womit die Allgemeingültigkeit des definierten Begriffs der Selektion bzw. Selektivität als einheitliches Maß für selektive Systeme nochmals deutlich wird.

2.4. Selektorennetze

In den bisherigen Ausführungen wurde der Selektor als Ganzes, unabhängig vom inneren Aufbau und eventuellen Zusammenwirken betrachtet. Selektoren können aber selbst aus selektiven Einzelelementen bestehen, die gemäß Definition gleichermaßen als Selektoren aufzufassen sind. Zur Erreichung hoher Selektionseigenschaften ist es unumgänglich, gleichzeitig mehrere Selektoren zu verwenden.

2.4.1. Verbindung und Kopplung

Definition:

Sind mindestens zwei Selektoren so miteinander verknüpft, daß keine Rückwirkung zwischen diesen Selektoren besteht, dann wird diese Beziehung zueinander als reine Verbindung bezeichnet (Bild 11).

Die Wirkung der Verbindung zwischen den Selektoren μ und $\mu + 1$ wird durch v beschrieben (z.B. verlustbehaftete Verbindung oder Verstärkung). Gilt wiederum für den Selektor

$$\eta_\mu = \frac{A_\mu}{E_\mu} \tag{42}$$

und entsprechend Bild 11

$$v_\mu = \frac{E_{\mu+1}}{A_\mu}, \tag{43}$$

so ergibt sich

$$\frac{A_n}{E_1} = \eta_1 \eta_2 \cdots \eta_n v_1 v_2 \cdots v_{n-1} = \eta_n \prod_{\mu=1}^{n-1} \eta_\mu v_\mu \tag{44}$$

Die Selektorbreite der Gesamtanordnung läßt sich je nach Wahl der Selektormitte wesentlich beeinflussen (vgl. Verstimmungsfilter).

Definition:

Zwei Selektoren sind miteinander verkoppelt, wenn eine Rückwirkung zwischen ihnen besteht.

Bild 12 zeigt die Verkopplung zweier Selektoren in allgemeiner Modelldarstellung.



Bild 11. Rückwirkungsfrei verbundene Selektoren



Bild 12
Verkoppelte Selektoren



Bild 13
Verkoppelter Selektorring im Parallelbetrieb

Mit Gl. (42) und

$$E_\mu = E_{\mu d} + E_{\mu r}, \qquad \mu = 1, 2, \tag{45}$$

ergeben sich für die Schnittstellen an den Selektorausgängen die Kopplungsgleichungen

$$A_1 = \eta_1 E_{1d} + \eta_1 k A_2 \tag{46}$$

und

$$A_2 = \eta_2 E_{2d} + \eta_2 k A_1. \tag{47}$$

Durch Substitution beider Gleichungen folgt

$$A_1 = \frac{\eta_1 E_{1d} + \eta_1 \eta_2 k E_{2d}}{1 - \eta_1 \eta_2 k^2} \tag{48}$$

und

$$A_2 = \frac{\eta_2 E_{2d} + \eta_1 \eta_2 k E_{1d}}{1 - \eta_1 \eta_2 k^2}. \tag{49}$$

Definition:

Eine Verkopplung in der beschriebenen Form mit $k_{12} = k_{21} = k$ wird echte oder symmetrische Kopplung genannt.

Eine unsymmetrische Kopplung liegt dann vor, wenn $k_{12} \neq k_{21}$ ist. Für gekoppelte Selektorennetze sind zwei Spezialfälle zu unterscheiden:

1. Parallelbetrieb mit $E_{1d} = E_{2d} = E$
2. Serienbetrieb mit $E_{1d} = E$; $E_{2d} = 0$.

2.4.2. Gekoppelter Parallelbetrieb

Für eine symmetrische Anordnung zweier gekoppelter Selektoren nach Bild 12, d.h. mit $\eta_1 = \eta_2 = \eta$ und $E_{1d} = E_{2d} = E$, ergibt sich aus den Gln. (48) bzw. (49)

$$\frac{A}{E} = \frac{\eta + \eta^2 k}{1 - \eta^2 k^2} = \frac{\eta}{1 - \eta k}. \tag{50}$$

Für einen n-fachen, ringförmig geschlossenen Parallelbetrieb von Selektoren, bei denen nur benachbarte Selektoren miteinander verkoppeln (Bild 13) und angenommen wird, daß die Kopplungsfaktoren k gleich groß sind, ergibt sich für die Ausgangsgröße aller Selektoren

$$A = \eta (E + 2 k A). \tag{51}$$

Damit ist

$$\frac{A}{E} = \frac{\eta}{1 - 2\eta k}. \tag{52}$$

Für ein Selektorsystem, bei dem n-facher Parallelbetrieb vorliegt und die Eingangs- und Ausgangsgrößen über Knoten zu E_{ges} und A_{ges} nach

$$E_{ges} = nE \tag{53}$$

und

$$A_{ges} = nA \tag{54}$$

verknüpft sind, ergibt sich ebenfalls

$$\frac{A_{ges}}{E_{ges}} = \frac{\eta}{1 - 2\eta k}. \tag{55}$$

Damit zeigt dieses Systemmodell eine interessante Eigenschaft: Für mehr als drei Systemelemente bleibt das Übertragungsverhalten unverändert (sowohl heiße als auch kalte Redundanz ist möglich).

Wenn garantiert ist, daß in jedem Fall die Gln. (53) und (54) erfüllt sind, dann können alle Systeme bis minimal drei ausfallen, ohne daß sich die Selektoreigenschaften verändern. Es ist denkbar, daß solche Systeme in der Natur vorkommen, da sie außerordentlich stabil sind, sofern mehr als drei Selektoren im ringförmigen Betrieb gekoppelt sind.

2.4.3. Gekoppelter Serienbetrieb

Aus der allgemeinen Modelldarstellung zweier gekoppelter Selektoren nach Bild 12 ergibt sich für den einfachen Serienbetrieb ein Modell nach Bild 14.



Bild 14
Verkoppelte Selektoren im Serienbetrieb

Mit Gl. (42) und

$$E_2 = \eta_1 k E_1 + \eta_1 k^2 A_2 \tag{56}$$

folgt

$$A_2 = \eta_1 \eta_2 k E_1 + \eta_1 \eta_2 k^2 A_2, \tag{57}$$

so daß

$$\frac{A_2}{E_1} = \frac{\eta_1 \eta_2 k}{1 - \eta_1 \eta_2 k^2}, \tag{58}$$

bzw. in Produktdarstellung ist

$$\frac{A_2}{E_1} = \frac{\eta_1 \eta_2 k}{(1 - \sqrt{\eta_1 \eta_2}\, k)\,(1 + \sqrt{\eta_1 \eta_2}\, k)}. \tag{59}$$

Für gleiche Selektoreigenschaften ergibt sich somit

$$\frac{A_2}{E_1} = \frac{\eta^2 k}{1 - \eta^2 k^2} \tag{60}$$

bzw.

$$\frac{A_2}{E_1} = \frac{\eta^2 k}{(1 + \eta k)\,(1 - \eta k)}. \tag{61}$$



Bild 15. Verkoppelte Selektorkette im Serienbetrieb

Tafel 2. Koeffizientenschema

n	$(k\eta)^0$	$-(k\eta)^2$	$(k\eta)^4$	$-(k\eta)^6$	$(k\eta)^8$	$-(k\eta)^{10}$
2	1	1				
3	1	2				
4	1	3	1			
5	1	4	3			
6	1	5	6	1		
7	1	6	10	4		
8	1	7	15	10	1	
9	1	8	21	20	5	
10	1	9	28	35	15	1

Tafel 3. Übertragungsverhalten gekoppelter Selektoren im Serienbetrieb

Selektorzahl	Übertragungsverhalten $\frac{A_n}{E_1}$	$\frac{A_n}{E_1}$ für $\eta_\mu = \eta$	$\frac{A_n}{E_1}$ für $\eta_\mu = \eta$ und $k_{\mu\nu} = k$
2	$\frac{\eta_1 \eta_2 k_{12}}{1 - \eta_1 \eta_2 k_{12}^2}$	$\frac{\eta^2 k_{12}}{1 - \eta^2 k_{12}^2}$	$\frac{\eta^2 k}{1 - \eta^2 k^2}$
3	$\frac{\eta_1 \eta_2 \eta_3 k_{12} k_{23}}{1 - \eta_1 \eta_2 k_{12}^2 - \eta_2 \eta_3 k_{23}^2}$	$\frac{\eta^3 k_{12} k_{23}}{1 - \eta^2 (k_{12}^2 + k_{23}^2)}$	$\frac{\eta^3 k^2}{1 - 2\eta^2 k^2}$
4	$\frac{\eta_1 \eta_2 \eta_3 \eta_4 k_{12} k_{23} k_{34}}{1 - \eta_1 \eta_2 k_{12}^2 - \eta_2 \eta_3 k_{23}^2 - \eta_3 \eta_4 k_{34}^2 + \eta_1 \eta_2 \eta_3 \eta_4 k_{12}^2 k_{34}^2}$	$\frac{\eta^4 k_{12} k_{23} k_{34}}{1 - \eta^2 (k_{12}^2 + k_{23}^2 + k_{34}^2) + \eta^4 k_{12}^2 k_{34}^2}$	$\frac{\eta^4 k^3}{1 - 3\eta^2 k^2 + \eta^4 k^4}$
5	$\frac{\eta_1 \eta_2 \eta_3 \eta_4 \eta_5 k_{12} k_{23} k_{34} k_{45}}{1 - \eta_1 \eta_2 k_{12}^2 - \eta_2 \eta_3 k_{23}^2 - \eta_3 \eta_4 k_{34}^2 - \eta_4 \eta_5 k_{45}^2 + \eta_1 \eta_2 \eta_4 \eta_5 \times k_{12}^2 k_{45}^2 + \eta_2 \eta_3 \eta_4 \eta_5 k_{23}^2 k_{45}^2 + \eta_1 \eta_2 \eta_3 \eta_4 k_{12}^2 k_{34}^2}$	$\frac{\eta^5 k_{12} k_{23} k_{34} k_{45}}{1 - \eta^2 (k_{12}^2 + k_{23}^2 + k_{34}^2 + k_{45}^2) + \eta^4 (k_{12}^2 k_{45}^2 + k_{23}^2 k_{45}^2) + \eta^4 k_{12}^2 k_{34}^2}$	$\frac{\eta^5 k^4}{1 - 4\eta^2 k^2 + 3\eta^4 k^4}$

Für eine n-kreisige geradeaus gekoppelte Selektoranordnung nach Bild 15 läßt sich folgendes Gleichungssystem aufstellen:

$$A_n = \eta_n k_{n-1,n} A_{n-1};\ A_i = \eta_i k_{i-1,i} A_{i-1} + \eta_i k_{i,i+1} A_{i+1}$$
$$A_1 = \eta_1 E_1 + \eta_1 k_{12} A_2 \text{ mit } i = 2, 3, \ldots, n-1. \tag{62}$$

Aus diesem Gleichungssystem ist das Übertragungsverhalten A_n/E_1 für gekoppelte Selektoranordnungen im Serienbetrieb bei beliebiger Selektorzahl einfach berechenbar.

Δ_{14} und Δ

$$\eta_p^{\Lambda} = \frac{1}{D} \frac{\varkappa_{12}\,\varkappa_{23}\,\varkappa_{34}}{(p+\delta_1)(p+\delta_2)(p+\delta_3)(p+\delta_4) + \varkappa_{23}^2 (p+\delta_1)(p+\delta_4) + \varkappa_{12}^2 (p+\delta_3)(p+\delta_4) + \varkappa_{31}^2 (p+\delta_1)(p+\delta_2) + \varkappa_{12}^2 \varkappa_{34}^2},$$

so daß (67)

$$\eta_p^{\Lambda} = \frac{1}{D} \frac{\varkappa_{12}\,\varkappa_{23}\,\varkappa_{34}}{p^4 + p^3 (\delta_1 + \delta_2 + \delta_3 + \delta_4) + p^2 (\delta_1\delta_2 + \delta_1\delta_3 + \delta_1\delta_4 + \delta_2\delta_3 + \delta_2\delta_4 + \delta_3\delta_4 + \varkappa_{12}^2 + \varkappa_{23}^2 + \varkappa_{34}^2)}$$
$$\ldots \overline{+ p[\delta_1\delta_2\delta_3 + \delta_1\delta_2\delta_4 + \delta_1\delta_3\delta_4 + \delta_2\delta_3\delta_4 + \varkappa_{12}^2(\delta_3+\delta_4) + \varkappa_{23}^2(\delta_1+\delta_4) + \varkappa_{34}^2(\delta_1+\delta_2)]}$$
$$\ldots \overline{+ \varkappa_{12}^2\delta_3\delta_4 + \varkappa_{23}^2\delta_1\delta_4 + \varkappa_{34}^2\delta_1\delta_2 + \varkappa_{12}^2\varkappa_{34}^2} \tag{68}$$

Speziell für gleiche Selektoreigenschaften ($\eta_\mu = \eta$) und gleiche Kopplungsfaktoren ($k_{\mu\nu} = k$) läßt sich ein allgemeines Bildungsgesetz angeben. Setzt man

$$\frac{A_n}{E_n} = \frac{Z_n}{N_n}, \tag{63}$$

so berechnen sich der Zähler nach

$$Z_n = \eta^n k^{n-1} \tag{64}$$

und das Nennerpolynom nach der Rekursionsgleichung

$$N_\mu = N_{\mu-1} - N_{\mu-2}\,\eta^2 k^2 \tag{65}$$

mit

$N_0 = 1;\ N_1 = 1$ und $\mu = 2, 3, \ldots, n$.

Tafel 2 zeigt das Koeffizientenschema des Nennerpolynoms nach der Rekursionsgleichung (65) für eine Selektorkette im Serienbetrieb bis $n = 10$ Selektoren. Aus den eingezeichneten Pfeilen ist das Bildungsprinzip für den Spezialfall erkennbar.

2.4.4. Beispiel

Für eine vierkreisige Selektoranordnung erhält man aus dem Gleichungssystem (62) nach einigen Substitutionen

$$\frac{A_4}{E_1} = \frac{\eta_1\eta_2\eta_3\eta_4 k_{12} k_{23} k_{34}}{1 - \eta_1\eta_2 k_{12}^2 - \eta_2\eta_3 k_{23}^2 - \eta_3\eta_4 k_{34}^2 + \eta_1\eta_2\eta_3\eta_4 k_{12}^2 k_{34}^2}. \tag{66}$$

Berechnet man den Übertragungsfaktor eines vierkreisigen geradeaus gekoppelten Filters nach Gl. (22), dann ergibt sich daraus nach Berechnung der Determinanten

ist. Ein einzelner Selektor wird im Betriebsfall entsprechend Gl. (22) mit $m = 1$ nach

$$\eta_\mu = -\frac{j}{D} \frac{1}{p + \delta_\mu} \tag{69}$$

beschrieben. Setzt man diese Gleichung in Gl. (67) ein, so erhält man mit

$$p + \delta_\mu = -\frac{j}{D\,\eta_\mu}$$

wiederum die Beziehung nach Gl. (66).

In Tafel 3 wurden die Übertragungsfaktoren von 2 bis 5 gekoppelten Selektoren als Funktion von η_μ und $k_{\mu\nu}$ zusammengestellt.

Eingegangen am 13. April 1982 NaA 8895

Dr. sc. techn. *Christian Hälsig*, VEB Elektronische Bauelemente „Carl von Ossietzky" Teltow, 1530 Teltow, Ernst-Thälmann-Str. 10

Magnetische Datenträger in der Datenerfassungstechnik

H.-J. Küchenmeister, KDT; E. Kutschbach, KDT; D. Wetzel, KDT, Karl-Marx-Stadt

Mitteilung aus dem VEB Robotron Buchungsmaschinenwerk Karl-Marx-Stadt und der TH Karl-Marx-Stadt, Sektion Informationstechnik

Deskriptoren: Magnetische Informationsspeicherung, Magnetomotorische Speicher, Magnetband, Kassettenmagnetband, Flexible Magnetplatte, Datenerfassung, Speicherorganisation, Zugriff, Zugriffszeit, Speicherkapazität, Speicherdichte, Spur, Prüfzeichen, Codierung, Datensatz

Die Fortschritte der elektronischen Datenverarbeitung in den vergangenen Jahren lassen immer deutlicher werden, daß sich die Datenerfassungstechnik nicht in gleichem Maße so rasch entwickelt hat. Sie bildet auch gegenwärtig noch die wichtigste Engstelle im Prozeß der Datenverarbeitung. Eine Rationalisierung des Datenerfassungsvorgangs ist eine notwendige Voraussetzung, um auch zukünftig das ständig im Ansteigen begriffene Datenvolumen bewältigen zu können. Eine wichtige Rolle spielen dabei die zur Anwendung gelangenden Datenträger. Lochkarte und Lochband als die bekanntesten konventionellen Datenträger verlieren mehr und mehr ihre dominierende Stellung zugunsten magnetischer Datenträger. Ihre Bedeutung liegt vor allem in der erhöhten Aufzeichnungsdichte, der handlichen Form, einem günstigen Verhältnis des Preises zur gespeicherten Datenmenge, der Wiederverwendbarkeit und hoher Zuverlässigkeit.
Von den bekannten magnetischen Aufzeichnungsträgern spielen in der Datenerfassungstechnik insbesondere das Magnetband und die Magnetplatte eine entscheidende Rolle, und zwar vorrangig in der Form der Magnetbandkassette und der flexiblen Magnetplatte (Floppy-Disk).
Der modernen Entwicklung auf diesem Gebiet der Datenerfassung Rechnung tragend, werden im folgenden Beitrag die technischen Grundlagen der magnetischen Signalaufzeichnung, die zur Anwendung gelangenden Aufzeichnungsverfahren, Aufzeichnungsformate und technischen Hauptparameter standardisierter Datenträger dargestellt, Hinweise auf Sonderbauformen gegeben sowie Fragen der Austauschbarkeit von magnetischen Datenträgern angesprochen.

1. Technische Grundlagen

1.1. Schreib- und Lesevorgang

Jeder magnetische Datenträger besteht prinzipiell aus einer nichtmagnetischen Unterlage, im allgemeinen einer Kunststoffolie, sowie einer magnetisch aktiven Schicht. Der Aufzeichnungs- und Wiedergabevorgang gleicht in seinen Grundzügen dem von der magnetischen Aufzeichnung analoger Signale (z. B. Schallaufzeichnung) her bekannten Verfahren.
Prinzipiell können die Daten seriell in einer Spur oder simultan in mehreren parallelen Spuren aufgezeichnet werden.
Aufzeichnungs- und Wiedergabevorgang erfolgen je nach Datenträger mit mechanischem Berührungskontakt zwischen Magnetschicht und Kopf (Magnetband, flexible Magnetplatte, Magnetkarte) oder ohne Berührung (Magnetplatte, Magnettrommel) [3] [6]. Die erzielbare Aufzeichnungsdichte und damit die optimale Ausnutzung der zur Verfügung stehenden Oberfläche hängen von zahlreichen Faktoren ab:

1. Aufzeichnungsdichte in Spurrichtung; sie entspricht der Anzahl der Bit je Längeneinheit längs der Aufzeichnungsspur und wird durch

— die Flußwechseldichte und
— das Aufzeichnungsverfahren (siehe Abschn. 1.2.)

bestimmt. Die Flußwechseldichte hängt von

- Magnetkopfkonstruktion (insbesondere Ausbildung der Polschuhe und Weite des Arbeitsspalts)
- Abstand zwischen Magnetschicht und -kopf
- Materialeigenschaften und Dicke der Magnetschicht

ab.

2. Spurdichte. Sie entspricht der Anzahl der Spuren je Längeneinheit, gemessen senkrecht zur Spurrichtung, und hängt von

— der Spurbreite
— dem Spurabstand

ab. Spurbreite und -abstand werden durch die Magnetsystembreite, insbesondere bei Mehrspurköpfen, sowie durch die mögliche Positioniergenauigkeit bei verschiebbaren Magnetköpfen bestimmt.

1.2. Aufzeichnungsverfahren

Für die magnetische Speicherung digitaler Informationen ist die Darstellung der Codeelemente 0 und 1 erforderlich. Diese Codeelemente können durch verschiedene zeitliche Abläufe des durch den Magnetkopf fließenden Aufzeichnungsstromes und der damit erzeugten Magnetisierung auf der Oberfläche des Speichermediums aufgezeichnet werden. Ordnet man einem zeitlichen oder geometrischen Abschnitt, in dem ein Codeelement dargestellt wird, einen „Bitraum" zu, dann lassen sich folgende Grundprinzipien angeben:

— Ein Codeelement wird durch das Vorhandensein oder Fehlen bzw. durch die Richtung eines Impulses im Bitraum dargestellt.
— Ein Codeelement wird durch die Richtung der Magnetisierung im Bitraum dargestellt.
— Ein Codeelement wird durch das Vorhandensein oder Fehlen bzw. durch die Richtung einer Magnetisierungsänderung (Flußwechsel) dargestellt.

Danach unterscheidet man die Verfahren nach Impulsschrift und Richtungs- bzw. Richtungswechselschrift.
Die Reproduktion der aufgezeichneten Datenfolgen ist nur möglich, wenn das gelesene Wiedergabesignal zeitlich richtig zu den Biträumen eingeordnet wird. Dazu wird eine Taktfolge benötigt, die die Biträume an den Grenzen oder in der Mitte markiert. Ein solches Taktsignal kann

— aus einer getrennten „Taktspur" entnommen werden
— aus der Mischung mehrerer Aufzeichnungssignale gewonnen werden
— aus dem Aufzeichnungssignal (bei entsprechenden Verfahren) abgeleitet werden.

Die Ableitung eines Taktsignals aus der einfachen Aufzeichnung der Datenfolge ist nicht möglich, da z. B. bei einer Folge mehrerer 0-Elemente kein Lesesignal entsteht und somit weder ein Takt abgeleitet noch ein externer Takt synchronisiert werden kann. Daraus folgt die Einteilung in nicht selbsttaktende und in selbsttaktende Verfahren.
Eine Zusammenstellung der wichtigsten Verfahren ist in Tafel 1 angegeben. Wegen der uneinheitlichen Bezeichnungen wurden z. T. mehrere Definitionen angegeben.
Die höchsten Aufzeichnungsdichten sind mit den in den Abschnitten 2.5. und 2.6. angegebenen Verfahren zu erreichen. Bei ihnen ist die Aufzeichnung mit maximal einem Flußwechsel je Bit einschließlich der Taktierung (als Maximalwert) möglich. Dafür werden bei diesen Verfahren höhere Anforderungen an den Gleichlauf und an die Ableitung des Taktes gestellt.
Folgende Besonderheiten sind bei den einzelnen Verfahren zu beachten:

— RZ-Verfahren erfordern eine getrennte Löschung, um den magnetisch neutralen Grundzustand herzustellen. (Alle anderen Verfahren können die alte Aufzeichnung überschreiben, indem bei der neuen Aufzeichnung bis in den Sättigungszustand ausgesteuert wird.)
— Die NRZ-Verfahren (Abschnitte 2.2. bis 2.6.) benötigen eine Ergänzung der Datenfolge, damit am Ende eines Datenblocks die gleiche Magnetisierungsrichtung wie am Anfang entsteht. Das ist erforderlich, um beliebig dazwischen liegende Daten-

blöcke überschreiben zu können, ohne daß Fehlimpulse auftreten.

— Das bei den selbsttaktenden Verfahren abzuleitende Taktsignal muß mit Beginn eines jeden Lesevorgangs synchronisiert werden. Zu diesem Zweck wird jedem Datenblock eine definierte Signalfolge vorangestellt. Bei Verfahren, die auch ein Rückwärtslesen ermöglichen, wird eine äquivalente Signalfolge nachgestellt.

Tafel 1. Übersicht der Aufzeichnungsverfahren:

a) Verlauf des Magnetflusses



b) Bezeichnungen und Bildungsvorschriften

Nr.	Kurzzeichen	Bezeichnung	Bildungsvorschrift
1.1	RZ	(return to zero) Impulsschrift (Einfach-Impulsschrift)	1 = Impuls 0 = kein Impuls
1.2	RB	(return to bias) Impulsschrift (Einfach-Impulsschrift)	1 = Impuls 0 = kein Impuls
1.3	RZ	(return to zero) Zweirichtungs-Impulsschrift	1 = + Impuls 0 = − Impuls
1.4	FM (RB-DF)	(frequency modulation) Frequenzmodulation (Doppelfrequenz-Impulsschrift)	1 = Impuls (Bitraum-Mitte) 0 = kein Impuls (Bitraum-Mitte) Takt = Impuls (Bitraum-Gr.)
1.5	MFM	(modified FM) Modifizierte FM	1 = Impuls (Bitraum-Mitte) 0 (nach 1) = kein Impuls 0 (nach 0) = Impuls (Bitraum-Anfang)
1.6	M²FM	(modified MFM) Modifizierte MFM	1 = Impuls (Bitraum-Mitte) 0 (nach 1) = kein Impuls = u0 = unmarkierte 0 0 (nach u0) = Impuls (Bitraum-Anfang) = m0 = markierte 0 0 (nach m0) = kein Impuls
2.1	NRZ-C (NRZ-L)	(non return to zero-change) Richtungsschrift (NRZ-Schrift „Lage")	1 = + Magnetisierung 0 = − Magnetisierung
2.2	NRZ-M	(non return to zero-mark) Richtungswechselschrift	1 = Flußwechsel 0 = kein Flußwechsel
2.3	PE	(phase encoding) Richtungstaktschrift (Phasencodierung)	1 = −/+ Flußwechsel 0 = +/− Flußwechsel (in Bitraummitte) Takt = Flußwechsel (Bitraum-Mitte)
2.4	PWR (NRZ-FM)	Wechseltaktschrift	wie 1.4, jedoch Flußwechsel an Stelle Impuls
2.5	DM-NRZ (NRZ-MFM)	(delay modulation NRZ) MFM (Miller Code)	wie 1.5, jedoch Flußwechsel an Stelle Impuls
2.6	(NRZ-M²FM)	Modifizierte MFM	wie 1.6, jedoch Flußwechsel an Stelle Impuls

Die angegebenen Verfahren ermöglichen die direkte Aufzeichnung vorgegebener Datenfolgen.

Ein weiteres Verfahren zur selbsttaktenden Speicherung von Informationen ist durch die Anwendung der Gruppencodierung gegeben. Das Prinzip beruht darauf, daß einer Gruppe von Codeelementen des Datensatzes eine Gruppe von Codeelementen des Aufzeichnungscodes zugeordnet wird, bei der nur eine begrenzte Anzahl von 0-Elementen aufeinanderfolgen. Ordnet man einer 4-bit-Gruppe von Datenelementen eine 5-bit-Gruppe von Aufzeichnungselementen zu, dann ergibt sich eine Codierung, bei der nicht mehr als zwei 0-Elemente aufeinanderfolgen. Um eine beliebige Aneinanderreihung der Aufzeichnungsgruppen zu gewähren, dürfen dabei am Anfang und am Ende nur je ein 0-Element stehen. Die zulässigen Codierungen zeigt Tafel 2.

Tafel 2. 17 Codierungen eines 5-bit-Gruppencodes mit maximal zwei aufeinanderfolgenden 0-Elementen

lfd. Nr.	Codierung
1	1 1 1 1 1
2	0 1 1 1 1
3	1 0 1 1 1
4	1 1 0 1 1
5	1 1 1 0 1
6	1 1 1 1 0
7	0 1 0 1 1
8	0 1 1 0 1
9	0 1 1 1 0
10	1 0 0 1 1
11	1 0 1 0 1
12	1 0 1 1 0
13	1 1 0 0 1
14	1 1 0 1 0
15	0 1 0 1 0
16	0 1 0 0 1
17	1 0 0 1 0

Dieses Verfahren hat eine Redundanz von 25%, ergibt aber einfachere Bedingungen für die Taktgewinnung als die in den Abschnitten 2.5. bzw. 2.6. angegebenen Verfahren. Eine Verringerung dieser Redundanz ist durch

— Erhöhung der zulässigen Anzahl aufeinanderfolgender 0-Elemente (damit entfällt der Vorteil der einfacheren Taktgewinnung) oder

— Vergrößerung der Codegruppen möglich. (Das tritt aber erst bei einem unvertretbar hohen Aufwand an Umcodierung auf.)

2. 0,15″-Magnetbandkassetten

2.1. Allgemeines

Die Magnetbandkassette ist als Datenträger die Nachfolge des Lochbands. Angewendet werden Doppelspulen-Bandkassetten, die etwa denen entsprechen, wie sie in Kassettenrecordern gebräuchlich sind (Magnetbandkassette nach TGL **24522**).

Für Zwecke der Datenaufzeichnung sind höhere Anforderungen an die Kassetten zu stellen. Sie beziehen sich auf

— mechanische Parameter

- definierte Laufeigenschaften
- Markierung der Kassettenseite (Nut an der Rückseite)
- Markierung von Bandanfang und Bandende
- Schreibsperre (Öffnungen an der Rückseite);

sie können wahlweise geöffnet (Schreibsperre) und wieder geschlossen werden (Schreiben erlaubt);

— elektrische und magnetische Parameter

- auf Fehlstellen (drop in, drop out) geprüftes Band
- antistatischer Aufbau.

Die absoluten magnetischen Parameter werden mit Referenzkassetten (Standardbezugskassetten) definiert.

2.2. Aufbau und Abmessungen

Entsprechend dem ISO-Standard DIS 3407 [10] gelten für die „Digitalkassette" Hauptabmessungen nach Bild 1.

Das Magnetband hat

— eine Breite von 3,81 mm (0,15″)

— eine Dicke von 0,015 mm bis 0,019 mm

— eine Schichtdicke von 0,001 mm bis 0,005 mm.

Die einzelnen Abschnitte des Bandes sind im Bild 2 dargestellt. Auf dem Magnetband werden die Daten in zwei Spuren aufgezeichnet. Jede Spur hat eine nominelle Breite von 1,45 mm.

Für die Lage der Spuren zur Bandmittellinie gilt:

Innenkante: Abstand 0,37 mm bis 0,51 mm,
Außenkante: Abstand 1,83 mm bis 1,905 mm (Bandkante).

Die Bezeichnung der Spuren ist folgendermaßen definiert (vgl. Bild 1):

Seite A oben
Schichtseite zum Betrachter
Band läuft von links nach rechts
unten: Spur 1 (Laufrichtung vorwärts).

2.3. Aufzeichnungsverfahren PE

Im ISO-Standard DIS 3407 (analog auch ECMA 34) wird dieses Aufzeichnungsverfahren mit einer Dichte von 32 bit/mm (800 bpi) fixiert.

Für den Datenaustausch ist nur die Spur 1 ohne besondere Festlegung vorgesehen. Die Verwendung der Spur 2 kann vereinbart werden:

— als Fortsetzung der Spur 1 (Kassette umdrehen)

— für Zusatzinformationen (zusätzlich zu Spur 1).

Da bei PE die Flußwechselrichtung die Information darstellt, müssen eindeutige Festlegungen zur Magnetisierungsrichtung getroffen werden. Für die Grundmagnetisierung (Anfang, Blocklücken usw.) gilt, daß der Anfang ein „nordsuchender" Pol sein soll, d.h., würde man ein Stück Band abschneiden und wie eine Magnetnadel drehbar lagern, dann würde sich der Anfang auf die Nordrichtung einstellen.

Zur Datendarstellung wird verwendet:

0-Bit: Flußwechsel von der Grundmagnetisierung in die Gegenrichtung

1-Bit: Flußwechsel von der entgegengesetzten Richtung in die Grundmagnetisierung.

Jeder Datenblock setzt sich aus einer Anzahl Zeichen zusammen. Die Aufzeichnung erfolgt zeichen- und bitseriell, wobei die einzelnen Zeichen entsprechend der Schreibrichtung (von links nach rechts) und die einzelnen Bit eines Zeichens (8 bit = 1 Byte) in der Reihenfolge vom niederwertigsten zum höchstwertigen Bit folgen.

Zu einem Datenblock gehören nach Bild 3 die Teile:

Preamble (dient der Synchronisation) 1 0 1 0 1 0 1 0
Daten 2 bis 256 Bytes (16 bis 2048 bit)
CRC-Zeichen (16 bit)
Postamble (Synchronisieren beim Rückwärtslesen)
1 0 1 0 1 0 1 0

Das CRC-Zeichen wird mit dem Generatorpolynom

$x^{16} + x^{15} + x^2 + 1$

berechnet. Ohne Sondervereinbarung können standardisierte 7-bit-Codes (bit 8 = 0) oder erweiterte 7-bit-Codes (bit 8 = Paritätsbit) aufgezeichnet werden.
Ein Steuerblock (tape mark) besteht aus Preamble — 16 0-Bit — Postamble und dient als Trennzeichen zwischen Dateien sowie zur Kennzeichnung des Aufzeichnungsendes.

Als Blockzwischenräume (Blocklücke, gap) sind folgende Abstände festgelegt:

BOT (Begin of Tape, Bandanfang) — Marke bis 1. Block 33,0 mm bis 250 mm
n-ter Block bis $(n + 1)$ter Block 17,8 mm bis 250 mm.

Der letzte Block muß spätestens 330 mm nach EOT (End of Tape, Bandende) enden. Innerhalb der Blocklücken müssen die ersten und letzten 2,5 mm jeweils frei von störenden Flußschwankungen sein.



Bild 1. Magnetbandkassette mit Hauptabmessungen



Bild 2. Abschnitte des Bandes in der Magnetbandkassette



Bild 3. Teile eines Datenblocks



Bild 4
Aufzeichnungskapazität je Spur auf der Magnetbandkassette

Eine Verlängerung der Blocklücken wird zugelassen, um
– bei der Verwendung von Geräten, die Toleranzen in den Start/Stop-Eigenschaften haben, einen Datenaustausch zu ermöglichen,
– bei erkannten Fehlern in der Magnetschicht, diese Bereiche zu löschen und die Aufzeichnung versetzt aufzubringen.

Die Aufzeichnung nach diesem Verfahren ergibt eine maximale Speicherkapazität von 250 KByte je Spur. Bild 4 zeigt die Abhängigkeit der Aufzeichnungskapazität von der Blocklänge.

2.4. Datenorganisation bei PE

Für das Aufzeichnungsverfahren PE sind 3 verschiedene logische Strukturen vorgesehen (ISO DIS 4341, „Kennsätze und Dateistruktur"):

a) Basic System
Das ist das elementare Verfahren, das keine Kennsätze erfordert. Bei ihm folgen nur Datenblöcke aufeinander, den Abschluß bildet ein Steuerblock (tape mark).

b) Compact System
Dieses Verfahren ist dem Datenträger Magnetbandkassette angepaßt. Die Daten werden zu Dateien zusammengefaßt. Jeder Datei wird ein Kennsatz vor- und nachgesetzt. Folgende Kennsätze (Länge je 32 Byte) gibt es:

HDR Dateianfangssatz, Dateiteilanfangssatz (header, Kopfsatz)
EOF Dateiendesatz (end of file, Dateiende)
EOV Datenträgerendesatz (end of volume, Bereichsende)
ETR Spurendesatz (end of track, Spurende).

Zusätzlich kann „tape mark" verwendet werden. Den Aufbau der Kennsätze zeigt Tafel 3.

c) Extended System
Hier werden Kennsätze mit einer Länge von 80 Byte (analog dem 0,5″-Magnetband) angewendet.

2.5. Weitere Bauformen

Für Magnetbandkassetten wurden auch andere Bauformen entwickelt. Am meisten ist dabei die 1/4-Zoll-Kassette verbreitet, die unter der Bezeichnung Cardridge DC 100 und DC 300 bekannt ist und nach ECMA standardisiert wurde.

Tafel 3. Kennsätze im Compakt System

Bezeichnung			Inhalt, Bedeutung			
Zeichenposition	Feldname	Länge	HDR	EOF	EOV	ETR
1	Kennsatzidentifikator	1	1	3	7	9
2–5	Datenträgeridentifikator	4	Alphazeichen legt Datenträgereinführer fest	wie in HDR oder 22 × Ø		
6–13	Dateiidentifikator	8	Alphazeichen legt Organisator fest			
14–15	Dateiteilnummer	2	numerische Zeichen legt Organisator fest			
16–20	Erstelldatum	5	numerische Zeichen Jahr: 2 Stellen Tag: 3 Stellen			
21–23	Gültigkeitsdauer	3	numerische Zeichen Anzahl Tage			
24–27	Blockanzahl	4	Ø Ø Ø Ø	numerische Zeichen Anzahl Blöcke seit HDR (ohne Kennsätze)		
28	Datencodeidentifikator	1	numerische Zeichen 1:7-bit-Code	wie in HDR oder 5 × Ø		
29–32	Reserviert für Anwenderverwendung	4	Alphazeichen (individuell)			

Eine Miniaturbauweise der Kompaktkassette wird bei Tischrechnern angewendet. Spezielle (meist firmenspezifische) Bauformen, z. B. Endlosmagnetbandkassetten, nutzt man in vielen Fällen als Programmeingabemedium.

3. 0,5″-Magnetband

3.1. Allgemeines

Unter allen magnetischen Datenträgern hat das 0,5″ (12,7 mm) breite Magnetband bisher die weiteste Verbreitung als billiger externer Datenträger für Datenverarbeitungsanlagen gefunden. Die Daten werden in neun parallelen Spuren aufgezeichnet. Die Aufzeichnungsdichte in Spurrichtung hängt vom gewählten Aufzeichnungsverfahren ab. Sie beträgt bei Anwendung des Richtungswechselschriftverfahrens NRZ-M 32 bit/mm, während bei Richtungstaktschrift (Phasencodierung) eine Aufzeichnungsdichte von 63 bit/mm möglich ist. Das letztgenannte Verfahren wird bei den Magnetbandspeichern des ESER II angewendet.

3.2. Aufzeichnungsverfahren NRZ

Bild 5 zeigt das international standardisierte Aufzeichnungsformat für neunspurige Magnetbänder nach dem NRZ-M-Verfahren mit 32 bit/mm. Aus Bild 5 gehen auch die wichtigsten Abmessungen des Magnetbands hervor [9].
Die 8 bit eines Bytes stehen parallel in 8 Informationsspuren, während eine weitere Spur (Spur-Nr. 4) das Querparitätsbit aufnimmt (ungerade Parität). Eine gesonderte Taktspur ist nicht vorhanden. Die Daten werden blockweise aufgezeichnet, wobei innerhalb eines Blocks die einzelnen Bytes seriell aufeinanderfolgen.
Bei Magnetbändern, die für den Datenaustausch vorgesehen sind, beträgt die Länge eines Datenblocks 18 bis 2048 Bytes. Die für Starten und Stoppen des Magnetbandes stets notwendige Blocklücke (Start-Stop-Lücke) hat eine Mindestlänge von 12,7 mm und läßt sich nicht für die Datenspeicherung benutzen. Bandanfang und Bandende werden durch fotoelektrisch abtastbare Reflexionsmarken gekennzeichnet. Die gesamte Bandlänge einer Normalspule beträgt etwa 730 m bei einem Spulendurchmesser von 26,7 cm. Daraus resultiert eine Gesamtspeicherkapazität von etwa 5×10^7 bit.

Bild 5. Aufzeichnungsformate für neunspurige Magnetbänder:

a) Richtungswechselschriftverfahren, 32 bit/mm

b) Richtungstaktschrift (Phasencodierung), 63 bit/mm



Ein Datenblock beginnt mit dem ersten nach der Blocklücke gelesenen Byte. Zur Sicherung der aufgezeichneten Informationen werden am Ende jedes Datenblocks zwei Kontrollzeichen gespeichert:

- Zyklische Redundanzkontrollzeichen CRC (cyclic redundancy check)
- Längsredundanzkontrollzeichen LRC (longitudinal redundancy check).

Das CRC-Zeichen folgt dem letzten Informationsbyte innerhalb eines Blocks im Abstand von 3 „Leer"-Bytes und ermöglicht neben einer Fehlererkennung auch eine automatische Fehlerkorrektur, wenn der Fehler nur in einer Spur auftritt. In verschiedenen Spuren eines Blocks auftretende Fehler sind nicht korrigierbar.
Nach weiteren 3 Leerbytes wird der Block durch das LRC-Zeichen abgeschlossen. Es wird so gebildet, daß die Summe aller 1-Bits innerhalb einer Spur über den gesamten Block geradzahlig wird.

3.3. Aufzeichnungsverfahren PE

Die Anwendung der Richtungstaktschrift (PE-Verfahren, Tafel 1) ermöglicht eine Verdopplung der Aufzeichnungsdichte in Spurrichtung auf 63 bit/mm durch den Übergang zu einer bitweisen Taktierung, getrennt für jede einzelne Spur. Zur Trennung der Bit-Flußwechsel von den redundanten Hilfsflußwechseln werden spurweise zugeordnete Taktuhren benutzt. Sie werden von speziellen, dem eigentlichen Datenblock voran- bzw. nachgestellten Bytes bei den Wiedergabeoperationen „Lesen" und „Rückwärtslesen" synchronisiert. Den Beginn eines Datenblocks bilden 40 Bytes mit 0-Bit, denen ein Byte mit 1-Bit folgt (Preamble). Das Ende des Datenblocks wird von einem Byte mit 1-Bit und 40 Byte mit 0-Bit gebildet (Postamble) Die Codesicherung bei der Richtungstaktschrift erstreckt sich zunächst auf die Prüfung der Amplituden der Lesesignale, die entsprechend Tafel 1 sowohl bei den 1- als auch bei den 0-Bits gleichermaßen auftreten. Dabei müssen die Spitzenwerte der Lesesignalamplituden größer als ein vorgegebener Schwellwert sein. Wird während eines durch die Taktuhr festgelegten Erwartungszeitpunkts kein genügend großer Leseimpuls ermittelt, dann ist damit das Fehlen eines Bit erkannt.
Mit den zugehörigen Querparitätsbit kann leicht festgestellt werden, ob es sich dabei um ein 1- oder 0-Bit gehandelt hat. Dadurch ist eine automatische Korrektur dieses Fehlers möglich, noch bevor das betreffende Byte an die Zentraleinheit übertragen wird.

4. Diskette

4.1. Allgemeines

Die wachsende Bedeutung, die die Diskette gegenwärtig in der Datenerfassungstechnik erlangt, ist vor allem auf anwendungstechnische Vorteile, wie unkomplizierte Handhabung, Versandfähigkeit und gute Archivierbarkeit, zurückzuführen. Zusammen mit der Aufzeichnungs-Wiedergabe-Baugruppe wird gegenüber der Magnetbandkassette eine wesentlich geringere Zugriffszeit bei vergleichbarer Speicherkapazität und vergleichbaren Kosten erzielt.
Floppy-Disk-Speicher gehören heute zur Standard-Peripherie moderner mittlerer Datentechnik (Datenerfassungsanlagen, Kleindatenverarbeitungsanlagen, Spezialterminals).

Der nachfolgenden Beschreibung des Datenträgers Diskette liegt eine Entwicklungsrichtlinie des Kombinats Robotron [16] zugrunde, die sich, wie andere nationale und internationale Normungsvorschläge (z. B. [12]), am IBM-Standard (IBM 3740 [14]) orientiert. Diese Entwicklungsrichtlinie legt im Interesse der Datenträgerkompatibilität den prinzipiellen Aufbau, wesentliche Abmessungen und Eigenschaften sowie das Aufzeichnungsformat und einige weitere wichtige Einzelheiten fest.

4.2. Aufbau und Abmessungen

Die Standarddiskette besteht aus einer flexiblen Magnetplatte (Bild 6), die in eine mit innenseitigen Gleitschichten versehene quadratische Karton- oder Plastumhüllung von 8 Zoll Kantenlänge eingebettet ist (Bild 7). Die Magnetplatte wird aus einem flexiblen synthetischen Trägermaterial mit beidseitiger magnetischer Beschichtung hergestellt.
In der Hülle, die die Magnetplatte schützend umschließt, befinden sich vier Öffnungen: eine zentrale Öffnung, in die eine Arretiervorrichtung zur Kopplung der Magnetplatte mit dem Antriebsmechanismus eingreift, eine radiale Öffnung zum Aufsetzen des Magnetkopfes und dessen Gegenlager, eine kleine kreisförmige Öffnung zur optischen Abtastung des Indexloches in der Magnetplatte und eine rechteckige Schreibsperröffnung.

4.3. Speicherorganisation

Als Speicherfläche steht auf der Diskette ein Kreisring mit den Radien $R_i = 51{,}34$ mm und $R_a = 91{,}95$ mm (einschließlich Spurlage- und Spurbreitetoleranzen) zur Verfügung, der mit 77 Spuren zu je 5208 Byte bzw. 41 664 bit (brutto) belegt ist. Unter Berücksichtigung von Gl. (1) für die nominelle Spurlage [16]

$$R_n = \left(51{,}537 + \frac{76 - n}{48}\,25{,}4\right)\text{mm} \tag{1}$$

mit n als Spurnummer von 0 bis 76, berechnet man für die Spurdichte

$$D_{\text{Spur}} = \frac{77}{R_{00} - R_{76}} = 1{,}92\ \text{mm}^{-1} \tag{2}$$

und für die maximale eindimensionale Speicherdichte

$$D_{\text{Speicher}} = \frac{41\,664\ \text{bit}}{2\,\pi\,R_{76}} = 128\ \text{bit mm}^{-1}. \tag{3}$$

Der Diskette wird durch einen Aufzeichnungsvorgang, Initialisieren genannt, die Speicherstruktur in Form von Spuren und Sektoren aufgeprägt. Die 77 Spuren werden von außen nach innen numeriert (siehe Tafel 4).
In jeder Spur folgen auf ein Anfangsfeld n gleich große Sektoren und ein Endefeld (siehe Bild 8). Die Sektoren, deren Anzahl und Länge nach Tafel 5 gewählt werden kann, enthalten jeweils ein Kennzeichnungsfeld, ein Datenfeld und Lücken zur Trennung beider Felder. Das Kennzeichnungsfeld wird zur Adressierung des Datenfelds benötigt. Im Datenfeld können entsprechend



Bild 6. Flexible Magnetplatte



Bild 7. Diskettenhülle (Blick auf Seite A)

der Sektorlänge 128, 256, 512 oder 1024 Byte aufgezeichnet werden. Multipliziert man die Datenfeldlänge mit der Anzahl der Sektoren und Spuren, erhält man die Nettospeicherkapazität. Die normierte, d.h. auf die invariable Bruttospeicherkapazität (401016 Byte) bezogene Nettospeicherkapazität ist ein Maß für die maximal mögliche Speicherausnutzung der initialisierten Diskette. Sie nimmt mit größer werdender Datenfeldlänge zu.
Die Sektoren der Spuren 01 bis 74 können im Interesse einer zeitoptimalen Programmbearbeitung in verschiedenen Reihenfolgen geschrieben werden. Zur Ermittlung der physischen Satzfolge kann man sich für alle Sektorlängen der folgenden Rekursionsformel bedienen: $n_{1,j} = 1$

$$n_{i+1,j} = \begin{cases} n_{i,j} + j, & \text{wenn } n_{i,j} \leqq i_{\max} - j \\ k, & \text{sonst} \end{cases} . \qquad (4)$$

Tafel 4. Bezeichnung und Verwendung der Spuren einer Diskette

Spur-Nr.	Bezeichnung	Bemerkungen
00	Indexspur	26 Sektoren
01 ··· 73	Datenspuren	Spurteilung wählbar (26, 15, 8 oder 4 Sektoren), bei Verwendung von 26 Sektoren geeignet für Basisdatenaustausch
74	Datenspur	für Basisdatenaustausch nicht zugelassen
75, 76	Ersatzspuren	wird beim Initialisieren auf einer der Datenspuren ein irreversibler Defekt in der magnetischen Schicht festgestellt, kann auf die Spuren 75 und 76 ausgewichen werden; die fehlerhafte Spur wird bei der fortlaufenden Benummerung der Spuren ausgelassen

	Index erkannt ↓	Anzahl der Bytes	Codierung (hexadezimal) Datenbytes	Taktbytes	Bezeichnung
	Spuranfangsfeld	40	FF	FF	Spuranfangslücke
		6	00	FF	Synchronfeld
		1	FC	D7	Indexmarke
		26	FF	FF	Lücke
Sektor 1	Kennzeichnungsfeld	6	00	FF	Synchronfeld
		1	FE	C7	Adreßmarke 1
		1	00-4A	FF	Spurnummer
		1	00	FF	Lücke
		1	01-1A	FF	Sektornummer
		1	00	FF	physische Satzlänge
		2		FF	CRC-Zeichen[1])
	Lücke	11	FF	FF	
	Datenfeld	6	00	FF	Synchronfeld
		1	FB/F8	C7	Adreßmarke 2
		128	E5	FF	physischer Datensatz
		2		FF	CRC-Zeichen[1])
	Lücke	27	FF	FF	
	Sektoren 2 ··· 26				
	Spurendefeld	247	FF	FF	Spurendelücke
	Index erkannt ↑				

[1])Anmerkung: Das CRC-Zeichen wird durch Division des Summenpolynoms mit dem Generatorpolynom $x^{16} + x^{12} + x^5 + 1$ erzeugt.

Bild 8. Spuraufbau für 128 Byte physische Sätzlänge

Tafel 5. Sektoreneinteilung und Speicherkapazität der Diskette

Sektoren je Spur	Sektorlänge (Brutto) in Byte	Speicherkapazität (Netto) in Byte je Sektor	je Spur	je Diskette
26	188	128	3328	242944 (73 Spuren) 246272 (74 Spuren)
15	331	256	3840	284160
8	603	512	4096	303104
4	1133	1024	4096	303104

Dabei bedeuten: i geometrische Sektornummer auf der Magnetplatte (Zählbeginn nach der Indexmarke) $i = 1, \ldots, i_{\max} - 1$; $i_{\max}$ Anzahl der Sektoren je Spur; j Verzögerungsindex (Anzahl der übersprungenen Sektoren + 1); k Umlaufindex (Anzahl der begonnenen Plattenumläufe oder registrierten Indexmarken), $n_{i,j}$ transformierte physische Sektornummer.
In der Indexspur werden nur Informationen zur Kennzeichnung des Datenträgers und der darauf befindlichen Daten aufgezeichnet. Sie hat grundsätzlich den gleichen Aufbau wie die Datenspuren, jedoch ist die Einteilung in 26 Sektoren mit einer Datenfeldlänge von 128 Byte vorgeschrieben.
Von den 128 Byte des Datenfelds werden in Anpassung an die Lochkartentechnik, zu deren Ablösung die Floppy-Disk-Speicher entwickelt wurden, jeweils nur 80 Byte genutzt.

4.4. Aufzeichnung und Wiedergabe

Die bei Verwendung des induktiven Leseprinzips zur Aufzeichnung und zur Wiedergabe erforderliche mechanische Relativbewegung zwischen der flexiblen Magnetplatte und dem Magnetkopf wird durch ein Floppy-Disk-Laufwerk erzeugt. Darüber hinaus realisiert das Laufwerk den wahlfreien Zugriff auf die einzelnen Spuren der Diskette und die bitserielle Aufzeichnung bzw. Wiedergabe von Informationen innerhalb einer Spur. Die Aufzeichnung auf der flexiblen Magnetplatte erfolgt in Wechseltaktschrift (siehe Punkt 2.4 in Tafel 1), während die Eingangs- und Ausgangsdatenfolgen des Floppy-Disk-Speichers im FM-Code (siehe Punkt 1.4 in Tafel 1) dargestellt werden.
Während der Betriebszeit des Floppy-Disk-Speichers, d.h. bei eingeschalteter Stromversorgung und eingelegter Diskette, rotiert die Magnetplatte ständig in ihrer Hülle. Die Drehrichtung ist im mathematisch positiven Sinn bei Blick auf die Seite A (Falzseite) der Diskette festgelegt. Die Nenndrehzahl beträgt $n = 6\ \mathrm{s}^{-1}$. Das entspricht einer Umlaufzeit von $T = 167$ ms. Verknüpft man diese Angabe mit der Bruttospurkapazität, kann die Datenübertragungsgeschwindigkeit zu $I = 250$ kbit/s bzw. die Bitübertragungszeit zu $T_B = 4\ \mu$s/bit bestimmt werden. Der mittlere Informationsfluß ist wegen der geringeren Nettospurkapazität und wegen eventueller Spurwechselzeiten wesentlich kleiner.
Die Zugriffszeit des Floppy-Disk-Speichers hängt sowohl von dessen diesbezüglichen Charakteristika (Umlauf-, Spurwechsel- und Einschwingzeiten) als auch von der Speicherorganisation ab. Zum Zweck des technischen Vergleichs verschiedener Speicher wird oft eine mittlere Zugriffszeit angegeben, die für den Floppy-Disk-Speicher nach

$$t_{zu} = \frac{77}{2} \cdot t_{sw} + t_E + \frac{1}{2} \cdot T \qquad (5)$$

berechnet werden kann (t_{sw} Spurwechselzeit, t_E Einschwingzeit auf die Spurlage, T Umlaufzeit).
Sie beträgt für das Gerät MF 3200 aus den Ungarischen Optischen Werken Budapest ungefähr eine halbe Sekunde ($t_{sw} = 10$ ms, $t_E = 25$ ms) [15].
Die Lebensdauer einer Diskette wird im wesentlichen von Anzahl und Dauer der Schreib-Lese-Vorgänge (direkter Kopf-Schiene-Kontakt) auf den meistbenutzten Spuren (z.B. Indexspur) bestimmt. Herstellerangaben zur Lebensdauer von Disketten bewegen sich zwischen 10^6 und $5 \cdot 10^6$ Abfragen je Spur. Verschleißerscheinungen auf Grund der Friktion zwischen Magnetplatte und Hülle sind von untergeordneter Bedeutung.

5. Zusammenfassung und Ausblick

Mit dem vorliegenden Beitrag wurde eine Übersicht über die wichtigsten, in der Datenerfassung angewendeten magnetischen Datenträger mit ihren Abmessungen und den gebräuchlichen Verfahren zur Datenaufzeichnung vorgestellt.
Für Sologeräte der Datenerfassung haben sich Magnetbandkassetten und Disketten als Ausgabedatenträger durchgesetzt.

Innerhalb des RGW sind die 0,15″-Magnetbandkassette und die Standarddiskette für den Datenaustausch vorgesehen. Abhängig von nationalen Bedingungen ist auch die 0,25″-Magnetbandkassette verbreitet. Disketten haben durch ihren quasi-wahlfreien Zugriff den Vorteil, daß sie auch dort verwendet werden können, wo der Datenerfassungsprozeß durch eine Aktualisierung vorhandener Datenbestände (updating) gekennzeichnet

ist. Weiterhin können Disketten auch als externe Speicher verwendet werden.
Das EDV-kompatible 0,5"-Magnetband wird vorzugsweise als Datenträger für Datenerfassungssysteme oder für die Zusammenfassung der Daten mehrerer Einzelgeräte eingesetzt. Es existieren aber auch Einzelplätze, bei denen die Daten direkt auf 0,5"-Magnetband aufgezeichnet werden.
Datenerfassungssysteme sind oft mit Wechselplattenspeichern ausgestattet, die für die innere Organisation dieser Systeme (Dateiführung, Einordnungs- und Sortieraufgaben usw.) benutzt werden.
In Einzelfällen werden Wechselplatten aber auch als Datenträger verwendet, d.h. für den körperlich gebundenen Datentransport.
Darüber hinaus gibt es noch eine Vielzahl spezieller Datenträger, die an den verschiedensten Stellen und für verschiedene Aufgaben innerhalb des Datenerfassungsprozesses eingesetzt werden. Ein wichtiges Gebiet ist die Automatisierung der Eingabe mit vorcodierten magnetischen Datenträgern (z.B. Programmkarte, Ausweis, Identifikationskarte, Warenbegleitkarte, Magnetetikett usw.).
Die Entwicklung der magnetischen Datenträger ist noch nicht abgeschlossen. Neben der Tatsache, daß sich einmal eingeführte Datenträger im Einsatz sehr lange behaupten (z.B. Lochkarte), werden die Weiterentwicklungen in folgende Richtungen gehen:

- kleinere Baiformen (z.B. Minidisketten)
- höhere Aufzeichnungsdichten (in Verbindung mit kleiner Bauform)
- neue Anwendungsgebiete (für Eingabedatenträger).

Auf die hier nicht angesprochenen Formen und Anwendungsgebiete spezieller Datenträger soll in weiteren Veröffentlichungen eingegangen werden.

Eingegangen am 17. April 1980 NaA 8483

Literatur

[1] *Haas, G. F.:* Die Technik hoher Aufzeichnungsdichte bei Magnetband-Digitalspeichern. Nachrichtentechn. Z. 20 (1967) 10, S. 571–575
[2] *Käfer, M. K.:* ENRZ, ein PCM-Verfahren für höchste Bitpackungsdichte auf Magnetband. Elektronik 24 (1975) 7, S. 65–68
[3] *Kagan, B. M.; Adasko, W. I., Puse, R. R.:* Magnetomotorische Speicher für elektronische Datenverarbeitungsanlagen. Leipzig: Akademische Verlagsgesellschaft Geest & Portig K.G. 1973
[4] *Müller, R.:* Prinzip und Arbeitsweise von Floppy-Disk-Speichern. Elektronik 27 (1978) 6, S. 57–62
[5] *Schroeder, J., Schummy, H.; Thiel, A.:* Magnetische Datenträger – Anwendungen, Normung, Referenzmaterial. DIN-Mitteilungen 57 (1978) 9, S. 500–504
[6] *Sebestyen, L. G.:* Digital magnetic tape recording for computer applications. London: Chapman and Hall 1973
[7] *Steinbuch, K.:* Taschenbuch der Nachrichtenverarbeitung. Berlin, Göttingen, Heidelberg: Springer-Verlag 1967
[8] *Scholz, C.:* Handbuch der Magnetspeichertechnik. Berlin: VEB Verlag Technik 1979
[9] ISO 1863 Informationsverarbeitung – 9-Spur-Magnetband von 12,7 mm (0,5") Breite für den Informationsaustausch, beschrieben mit 32 Zeichen/mm (800 rpi). 1. 5. 76
[10] ISO DIS 3407 Information processing – 3,81 mm (0,150 in) magnetic tape cassette for information interchange, 32 bpmm (800 bpi), phase encoded
[11] ISO DIS 4341 Information processing – Magnetic tape cassette an cartridge labelling and file structure for information interchange
[12] ISO DP 5664 Computer magnetic tape – Flexible disc cartridges ISO. TC 97, SC 11, Nr. 209, Second draft proposal
[13] TGL RGW 358 – 76: DKOI-Kode
[14] IBM 3740 Data entry system. Reference Manual International Business Machines Corporation 1973
[15] Flexibler Magnetplattenspeicher – Mechanismus Typ MF 3200, Technische Beschreibung und Bedienungsanleitung. Ungarische Optische Werke Budapest
[16] Entwicklungsrichtlinie Datenträgerkompatibilität. Diskette 8". 1. Entwurf 17. 9. 1979. VEB Kombinat Robotron, Buchungsmaschinenwerk Karl-Marx-Stadt

Dr.-Ing. *Hans-Jürgen Küchenmeister*, Technische Hochschule Karl-Marx-Stadt, Sektion Informationstechnik; 9022 Karl-Marx-Stadt, Reichenhainer Str. 70
Dr.-Ing. *Ernst Kutschbach*, Dr.-Ing. *Detlef Wetzel*, VEB Robotron Buchungsmaschinenwerk Karl-Marx-Stadt, 9048 Karl-Marx-Stadt, Annaberger Str. 93

Mehrdimensionale Behandlung der Bauelementefunktion von Elektrolytkondensatoren mit poröser Anode

H.-U. Döring, KDT, Teltow; H.-D. Langer, Karl-Marx-Stadt

Mitteilung aus dem VEB Forschungszentrum Elektronik Teltow und der TH Karl-Marx-Stadt, Sektion Physik/Elektronische Bauelemente

Deskriptoren: Elektrolytkondensatoren mit poröser Anode, Bauelementefunktion, mehrdimensionale Rechnung, Bessel-Funktion

Die von der dielektrischen Schicht aufgespannte Trennfläche zwischen den Elektroden ist beim Elektrolytkondensator mit poröser Anode (Pulverbett, Preßkörper, Sinterkörper) mehrfach zusammenhängend räumlich angeordnet. Auch die Elektrodenteilgebiete liegen in räumlicher Vernetzung und Strukturierung vor. Die bisher in der Literatur bekannt gewordenen Rechnungen anderer Autoren zur Bauelementefunktion gingen nur von eindimensionalen Betrachtungen aus.
Nachfolgend wird über Fortschritte bei der mehrdimensionalen Behandlung des Problems berichtet. Das physikalische Grundmodell beschränkt sich auf verteilte resistive und kapazitive Komponenten. Induktive Effekte wurden vernachlässigt.
Die zugrunde liegende Kontinuum-Theorie und die Ergebnisse der in diesem Rahmen durchgeführten analytischen und numerischen Untersuchungen sind nicht auf die Behandlung von Elektrolytkondensatoren begrenzt. Weitere Anwendungsfälle gibt es beispielsweise bei keramischen Kondensatoren (Sperrschicht, Vielschicht) sowie bei Doppelschicht-Kondensatoren, Ionisatoren, Stromgeneratoren, Gasgeneratoren, Sensoren usw.

1. Mathematische Formulierung und analytische Lösung des Problems

Bei der mathematischen Behandlung des Festelektrolytkondensators mit poröser Oxidelektrode wurde in früheren Arbeiten [1] [2] [3] eine lineare Differentialgleichung für das Potential U hergeleitet. Für den Fall des Zylinderkondensators mit axialsymmetrisch eingebettetem Anodenanschlußdraht ergibt sich

$$\frac{\partial^2 U}{\partial r^2} + \frac{1}{r}\frac{\partial U}{\partial r} + \frac{\partial^2 U}{\partial z^2} = i\,\omega\,\varrho\,c\,U\,. \tag{1}$$

Darin bedeuten r, z Zylinderkoordinaten,

$$G = \{(r, z) : r_0 \leqq r \leqq R,\ 0 \leqq z \leqq H\}$$

betrachteter Zylinder, $U = U(r, z)$ komplexes Potential, ω Kreisfrequenz, ϱ spezifischer elektrischer Widerstand, c komplexe Kapazitätsdichte der Kondensatorstruktur, i imaginäre Einheit.
In Anlehnung an praktische Probleme ist zusätzlich zu Gl. (1)

für das Potential U eine ortsabhängige Randbedingung zu beachten. Der Einfachheit halber wird

$$U = U_0 = \text{const auf dem Rand } \partial G \tag{2}$$

festgelegt.

Das betrachtete Kondensatormodell enthält keine induktiven Komponenten, da sich diese erst bei hohen Frequenzen entsprechend auswirken. Außerdem bleiben die sogenannten lokalisierten Parameter unberücksichtigt, die durch die werkstoffbedingte und technologische Konzeption der Katodenbeschichtung und der Kontaktierung des Bauelements entstehen. Ihr Einfluß kann aber im Modell der lokalisierten Parameter berücksichtigt werden [3]. In [1] bis [4] ist das Randwertproblem nach den Gln. (1) und (2) mit der Fourier-Methode gelöst worden. Entsprechend dem Superpositionsprinzip gilt

$$U(r, z) = U_1(r, z) + U_2(r, z) + U_3(r, z), \tag{3}$$

wobei $U_1(r, z)$ die Randbedingung nach Gl. (2) auf dem Zylindermantel erfüllt; alle übrigen Flächen sind geerdet. $U_2(r, z)$ erfüllt Gl. (2) auf der Deckfläche und $U_3(r, z)$ auf der Bodenfläche; die entsprechenden anderen Flächen sind geerdet. Unter Vernachlässigung des Einflusses des Anodenanschlußdrahtes ($r_0 \to 0$) ergibt sich

$$\left.\begin{aligned} U_1(r, z) &= \sum_{\lambda=1}^{\infty} \frac{4 U_0 J_0(\alpha_\beta r) \sin \beta z}{(2\lambda - 1)\pi J_0(\alpha_\beta R)}, \\ U_2(r, z) &= \sum_{\lambda=1}^{\infty} \frac{2 U_0 \sinh(\beta_\lambda z)\, T J_0\left(\alpha_\lambda \frac{r}{R}\right)}{\sinh(\beta_\lambda H)\, \alpha_\lambda J_1(\alpha_\lambda)}, \\ U_3(r, z) &= U_2(r, H - z) \end{aligned}\right\} \tag{4}$$

mit

$$\beta = \frac{2\lambda - 1}{H}\pi, \tag{5}$$

$$\alpha_\beta = \sqrt{-\beta^2 - b^2}, \tag{6}$$

$$\beta_\lambda = \sqrt{\left(\frac{\alpha_\lambda}{R}\right)^2 + b^2}, \tag{7}$$

$$b^2 = i \varrho c \omega. \tag{8}$$

α_λ sind die positiven Nullstellen der Bessel-Funktion J_0 in geordneter Reihenfolge.

Die Lösung U von Gl. (1) und Gl. (2) für den Fall des zylindrischen Festelektrolytkondensators mit Berücksichtigung des Anodenanschlußdrahtes ist weiteren Untersuchungen vorbehalten.

Für die Charakterisierung der Bauelementefunktion ist die komplexe Eingangsimpedanz

$$Z = \frac{U_0}{I_g} \tag{9}$$

eine wichtige Größe. I_g ist der komplexe Strom, der durch den Kondensatorrand A fließt. Dabei gilt

$$I_g = \int_A \vec{j}\, d\vec{A}, \quad \text{mit} \quad \vec{j} = -\frac{1}{\varrho}\frac{\partial U}{\partial \vec{r}} \tag{10}$$

als Stromdichtevektor.

Wird für das betrachtete Kondensatormodell eine Serienersatzschaltung von Kapazität C_S und Widerstand R_S zugrunde gelegt, so gilt mit $Z = \mathrm{Re}\, Z - i\, \mathrm{Im}\, Z$:

$$R_S = \mathrm{Re}\, Z, \qquad C_S = \frac{1}{\omega\, \mathrm{Im}\, Z},$$

$$\tan \delta_S = \frac{\mathrm{Re}\, Z}{\mathrm{Im}\, Z} = \omega R_S C_S, \qquad |Z| = \sqrt{(\mathrm{Re}\, Z)^2 + (\mathrm{Im}\, Z)^2} \tag{11}$$

mit $\tan \delta_S$ Serienverlustfaktor und $|Z|$ Betrag der Impedanz. Aus den Gln. (3) bis (10) erhält man für die komplexe Eingangsimpedanz Z:

$$Z = \frac{\varrho}{8 R b^2} \cdot \frac{1}{\pi R \sum_{\lambda=1}^{\infty} \frac{\tanh \frac{\beta_\lambda H}{2}}{\alpha_\lambda^2 \beta_\lambda} + \sum_{\lambda=1}^{\infty} \frac{2 J_1(\alpha_\beta R)}{(2\lambda - 1)\beta\, \alpha_\beta J_0(\alpha_\beta R)}}. \tag{12}$$

Durch Trennung von Gl. (12) in Real- und Imaginärteil können die Bauelementeparameter R_S, C_S, $\tan \delta_S$ und $|Z|$ explizit angegeben werden, was aber im vorliegenden Fall einige Schwierigkeiten bereitet. In [1] [3] wurden daher Näherungsausdrücke für Z betrachtet. Mit ihnen wurde das Verhalten der elektrischen Parameter für kleine, mittlere und hohe Frequenzen untersucht.

Nachfolgend werden die Größen R_S, C_S, $\tan \delta_S$ und $|Z|$ im gesamten Frequenzbereich mit geeigneten numerischen Methoden mit einer relativen Genauigkeit von $\varepsilon = 10^{-4}$ dargestellt.

2. Numerische Auswertung der Bauelementeparameter

Nach [1] kann man die komplexe Kapazitätsdichte c folgendermaßen ansetzen:

$$c = c_{ox}\left[1 + g_c - i\left(\frac{g_{ox}}{\omega} + \tan \delta_{ox}\right)\right]. \tag{13}$$

Dabei sind c_{ox}, g_c, g_{ox}, $\tan \delta_{ox}$ elektrische Größen, die die Kondensatoreigenschaften charakterisieren, z. B. c_{ox} Dichte der Oxidkapazität, $\tan \delta_{ox}$ Verlustfaktor der Oxidschicht, g_{ox} wird für den gesamten Frequenzbereich angesetzt:

$$g_{ox} = \frac{1}{R_{is} C_{ox}} \tag{14}$$

mit R_{is} Isolationswiderstand und C_{ox} Kapazität der Oxidschicht. Es gilt $c_{ox} = C_{ox}/V$; V ist das Volumen des Sinterkörpers. Den Wertebereich mit praktisch relevanten Daten der elektrischen Parameter zeigt Tafel 1.

Die Größe g_c wird Null gesetzt.

Um die Impedanz Z für den gesamten Frequenzbereich numerisch zu berechnen, müssen die in Gl. (12) enthaltenen Terme in Real- und Imaginärteil getrennt werden. Der Ablauf kann nur angedeutet werden, da eine ausführliche Beschreibung den Rahmen dieser Arbeit überschreiten würde.

Nach den Gln. (7), (8), (13), (14) gilt

$$\beta_\lambda = \sqrt{x + i y} \tag{15}$$

mit

$$x = \left(\frac{\alpha_\lambda}{R}\right)^2 + \frac{\varrho}{R_{is} V} + c_{ox} \varrho \tan \delta_{ox} \omega,$$

$$y = \varphi c_{ox}(1 + g_c)\omega.$$

Gleichung (15) läßt sich in Real- und Imaginärteil trennen, und mit $A = \sqrt{2\sqrt{x^2 + y^2} + x}$ gilt $\mathrm{Re}\, \beta_\lambda = A/2$, $\mathrm{Im}\, \beta_\lambda = y/A$. Die Trennung von α_β in Real- und Imaginärteil erfolgt gleichfalls nach diesem Verfahren.

Die Funktion $\tanh(u + i v)$ wird wie folgt behandelt:

$$\tanh(u + i v) = \frac{\sinh 2u + i \sin 2v}{\cosh 2u + \cos 2v}.$$

Unter Berücksichtigung der Standardfunktionen in der Programmiersprache PL/I gilt mit $B = (1 + \tanh 2u)\, e^{2u}$:

$$\tanh(u + i v) = \frac{\tanh 2u + i B \sin 2v}{1 + B \cos 2v}.$$

Tafel 1. Wertebereich der geometrischen und elektrischen Parameter

	Minimal	Relevant	Maximal	
$\tan \delta_{ox}$	10^{-3}	$5 \cdot 10^{-3}$	10^{-2}	
c_{ox}	10^{-4}	$2{,}5 \cdot 10^{-4}$	10^{-3}	F/cm³
$f = \frac{\omega}{2\pi}$	10^{-5}	50	10^{8}	s⁻¹
R_{is}		20		MΩ
ϱ	10^{-2}	1	10^{3}	Ωcm
R	0,05	0,15	0,35	cm
H	0,15	0,4	1	cm

Die Trennung von $J_1(z)/J_0(z)$ in Real- und Imaginärteil ist weitaus aufwendiger. Da für das betrachtete Kondensatormodell z betragsmäßig relativ große Werte annehmen kann, ist eine Berechnung von $J_n(z)$ durch Reihendarstellung unakzeptabel. Um $J_n(z)$ für den gesamten ω-Bereich zu berechnen, wird von der Integraldarstellung für die modifizierte Bessel-Funktion $I_n(z)$ Gebrauch gemacht. Zu berechnen ist der Ausdruck

$$\frac{J_1(\alpha_\beta R)}{\alpha_\beta J_0(\alpha_\beta R)} = \frac{I_1(Rw)}{w I_0(Rw)}, \qquad w = \sqrt{\beta^2 + b^2}\,.$$

Die Integraldarstellung für $I_\nu(z)$ lautet

$$I_\nu(z) = \frac{\left(\frac{z}{2}\right)^\nu}{\Gamma\left(\nu + \frac{1}{2}\right)\Gamma\left(\frac{1}{2}\right)} \int_0^\pi e^{z\cos\Theta} \sin^{2\nu}\Theta \, d\Theta,$$

$$\mathrm{Re}\,\nu > -\frac{1}{2}.$$

Durch Variablensubstitution und mit einigen Umformungen ergibt sich:

$$\frac{J_1(\alpha_\beta R)}{\alpha_\beta J_0(\alpha_\beta R)} = \frac{R}{2} \frac{\int_0^{\pi/2} e^{-Rw(1-\cos 2t)}(1-\cos 4t)\,dt}{\int_0^{\pi/2} e^{-Rw(1-\cos 2t)}\,dt}, \qquad (16)$$

$$w = \sqrt{\beta^2 + b^2}\,.$$

Die Integrale in Gl. (16) werden mit der Simpson-Regel berechnet. Der dabei begangene Fehler nimmt ungefähr wie N^{-4} ab (N ist die Anzahl der Teilintervalle von $[0, \pi/2]$).
Bei der Anwendung der Simpson-Regel auf Gl. (16) wurde gewählt: $N = 50$ für $|Rw| \leqq 5$, $N = 200$ für $|Rw| > 5$. Das brachte hinreichend gute numerische Ergebnisse für den in Tafel 1 angegebenen Parameterbereich. So hat der relative Fehler bei der Berechnung des Integrals im Nenner von Gl. (16) für $|Rw| = 10$ die Größenordnung von 10^{-6}.
Nach diesen Vorbetrachtungen erfolgt die eigentliche Berechnung der Eingangsimpedanz Z. Die beiden Summen in Gl. (12) werden jeweils mit einer relativen Genauigkeit von $\varepsilon = 10^{-4}$ berechnet. Wie leicht zu sehen ist, konvergieren die Reihen in Gl. (12) relativ langsam. Mit wachsenden Werten von ϱ, c_{0x}, R, H und ω steigt die Anzahl der Glieder in Gl. (12), die für die angegebene Genauigkeit benötigt werden. Aus diesem Grunde wurde ein Konvergenzbeschleunigungsverfahren, der sogenannte Vektor-ε-Algorithmus von *Wynn* [5] angewendet.
Die angeführten Verfahren wurden in der Programmiersprache PL/I implementiert und auf dem R 40 gerechnet. Dabei brachte die Anwendung des Vektor-ε-Algorithmus eine Rechenzeiteinsparung um 1/3 der Rechenzeit bei „direkter" Summierung. Mit Gl. (11) wurden Re Z, Im Z, $|Z|$, R_S, C_S, tan δ_S in Abhängigkeit von den geometrischen und elektrischen Größen, wie R, H, ϱ, c_{0x} im Frequenzbereich $10^{-8} \leqq \omega \leqq 6 \cdot 10^8$ tabelliert.

3. Grafische Auswertung der Bauelementeparameter

Ausgangspunkt ist ein Bauelement mit folgenden geometrischen und elektrischen Werten: $R = 0{,}15$ cm, $H = 0{,}7$ cm, $\varrho = 10$ Ωcm, $c_{0x} = 2{,}5 \cdot 10^{-4}$ F/cm³, $R_{is} = 20$ MΩ, tan $\delta_{0x} = 10^{-2}$, $g_e = 0$.
Die Kurvenverläufe von R_S, C_S und tan δ_S sind in Abhängigkeit von diesen Parametern im Intervall $10^{-4} \leqq \omega \leqq 6 \cdot 10^8$ in doppelt logarithmischer Achseneinteilung normiert grafisch dargestellt.
Die Normierung erfolgt in Anlehnung an die Praxis: für C_S, tan δ_S bezüglich $f = 50$ Hz, für R_S bezüglich $f = 10^3$ Hz.
Die normierten Größen werden im folgenden mit einem * versehen.
Bild 1 zeigt den typischen Verlauf der normierten Serienersatzkapazität C_S in Abhängigkeit vom Parameter ϱ. Kennzeichnend sind das starke Ansteigen von C_S^* im Bereich kleiner Frequenzen und das ausgebildete Plateau im Bereich mittlerer Frequenzen. C_S^* fällt bei höheren Frequenzen mit wachsendem ω in doppelt logarithmischer Darstellung linear mit dem Anstieg $-1/2$ ab. Bei linearer Achseneinteilung bedeutet das



Bild 1. Normierte grafische Darstellung von C_S mit ϱ als Parameter
Kurve 1 $\varrho = 10^{-2}$ Ωcm, Kurve 2 $\varrho = 10^{-1}$ Ωcm,
Kurve 3 $\varrho = 10^0$ Ωcm, Kurve 4 $\varrho = 10^1$ Ωcm
Kurve 5 $\varrho = 10^2$ Ωcm, Kurve 6 $\varrho = 10^3$ Ωcm



Bild 2. Normierte grafische Darstellung von R_S mit ϱ als Parameter:
Kurve 1 $\varrho = 10^{-2}$ Ωcm, Kurve 2 $\varrho = 10^{-1}$ Ωcm,
Kurve 3 $\varrho = 10^0$ Ωcm, Kurve 4 $\varrho = 10^1$ Ωcm

$C_S^* \sim \sqrt{1/\omega}$, was mit den Untersuchungen in [1] übereinstimmt. Charakteristisch für die Kurvenschar ist auch die Beziehung $C_S^* \sim \sqrt{1/\varrho}$ für hohe Frequenzen. In der Praxis strebt jedoch C_S^* mit wachsendem ω gegen eine Konstante $\neq 0$. Diesem trägt das Modell der lokalisierten Parameter Rechnung.
Der normierte Serienersatzwiderstand R_S^* ist in Abhängigkeit von ω und vom Parameter ϱ im Bild 2 dargestellt. Für $\omega \to 0$ wird R_S^* konstant, was aus Maßstabsgründen im Bild 2 nicht zu erkennen ist. In dem Frequenzbereich, in dem $C_S^* = \mathrm{const} = 1$ ist, gilt $R_S \sim 1/\omega$. Im Bereich mit $C_S^* \sim \sqrt{1/\omega}$ gilt ebenso $R_S^* \sim \sqrt{1/\omega}$, also bei hohen bis sehr hohen Frequenzen. Aus den numerischen Werten für R_S kann man für hohe Frequenzen die Beziehung $R_S \sim \sqrt{\varrho}$ ableiten. Durch die Normierung von R_S geht dieses Verhalten von R_S^* aus Bild 2 nicht hervor.
Bild 3 zeigt den Kurvenverlauf von tan δ_S^* in Abhängigkeit von ω und ϱ. Dabei tritt ein ausgeprägtes Minimum im Bereich mittlerer Frequenzen auf. Im betrachteten Kondensatormodell gilt für hohe Frequenzen tan $\delta_S^* \to$ const. Beim realen Kondensator steigt der Verlustfaktor für hohe Frequenzen wieder [3] [4].

Dieses Ansteigen läßt sich durch Einführung von lokalisierten Parametern, wie Bahnwiderstand des Sinterkörpers, Kapazität der geometrischen Oberfläche des Sinterkörpers, Induktivitäten des Bauelements usw. approximieren, worauf in später folgenden Arbeiten eingegangen werden soll.



Bild 3. Normierte grafische Darstellung von tan δ_S mit ϱ als Parameter
$\varrho = 10^{-2}, 10^{-1}, 10^{0}, 10^{1}, 10^{2}, 10^{3}$ Ωcm



Bild 4. Normierte grafische Darstellung von C_S mit R als Parameter
Kurve 1 $R = 7 \cdot 10^{-3}$ cm, **Kurve 2** $R = 1{,}5 \cdot 10^{-2}$ cm,
Kurve 3 $R = 7 \cdot 10^{-2}$ cm, **Kurve 4** $R = 7 \cdot 10^{-1}$ cm,
Kurve 5 $R = 1{,}5$ cm, **Kurve 6** $R = 7$ cm, **Kurve 7** $R = 7 \cdot 10^{1}$ cm

Bild 4 zeigt die Abhängigkeit der normierten Serienersatzkapazität C_S* von ω und vom Zylinderradius R. Darin fällt insbesondere das starke Auffächern der Kurvenschar bei niedrigen Frequenzen auf, was mit einer Einengung des Plateaus mit abnehmendem Radius einhergeht.

4. Definition und Diskussion charakteristischer Kreisfrequenzen

Der Kurvenverlauf von C_S* (Bild 1) ermöglicht die Definition einer kritischen Kreisfrequenz ω_{krit} der folgenden Art. Wird eine Gerade an die C_S*-Kurve für hohe Frequenzen gelegt, so schneidet sie die Plateaulinie $C_S^* = 1$. Die Abszisse des Schnittpunkts sei ω_{krit}. Bild 5 zeigt die Abhängigkeit der so definierten kritischen Kreisfrequenz von ϱ, R und H.
Es sind folgende Beziehungen zu erkennen: $\omega_{krit} \sim 1/\varrho$; für R und H kleiner als 10^{-1}cm gilt $\omega_{krit} \sim 1/R^2$, $\omega_{krit} \sim 1/H^2$.
Bemerkenswert ist die Tatsache, daß sich bei extremer Vergrößerung des Bauelements (ein geometrischer Parameter ist jeweils fixiert) der Wert von ω_{krit} nicht mehr wesentlich ändert. Durch Anwendung geeigneter numerischer Verfahren läßt sich das Minimum des Serienverlustfaktors tan δ_S lokalisieren. Die entsprechende Kreisfrequenz sei ω_{min}. Im Bild 6 ist ω_{min} als

Bild 5
Grafische Darstellung von ω_{krit} in Abhängigkeit von ϱ, H und R
Kurve A
$\omega_{krit} = \omega_{krit}(H)$,
Kurve B
$\omega_{krit} = \omega_{krit}(R)$,
Kurve C
$\omega_{krit} = \omega_{krit}(\varrho)$;
Die entsprechenden anderen Parameter sind mit den Werten aus Abschn. 3. fixiert.



Bild 6
Grafische Darstellung von ω_{min} in Abhängigkeit von ϱ, H und R:
Kurve A
$\omega_{min} = \omega_{min}(H)$,
Kurve B
$\omega_{min} = \omega_{min}(R)$,
Kurve C
$\omega_{min} = \omega_{min}(\varrho)$.
die entsprechenden anderen Parameter sind fixiert



Funktion von R, H und ϱ dargestellt. Man erkennt daran die folgenden Zusammenhänge:

$$\omega_{min} \sim \sqrt{\frac{1}{\varrho}}$$

$$\left.\begin{aligned} \omega_{min} &\sim \frac{1}{R^2} \\ \omega_{min} &\sim \frac{1}{H^3} \end{aligned}\right\} \text{im Bereich I} \qquad \left.\begin{aligned} \omega_{min} &\sim \frac{1}{R} \\ \omega_{min} &\sim \sqrt{\frac{1}{H}} \end{aligned}\right\} \text{im Bereich II.}$$

Eingegangen am 21. Dezember 1981 NaA 8810

Literatur

[1] *Langer, H.-D.:* Grundlagen der Bauelementefunktion und der Technologie von Festkörper-Elektrolytkondensatoren. Dissertation B, TH Karl-Marx-Stadt 1978
[2] *Lanckau, E.; Langer, H.-D.:* Ein mathematisches Modell des Festkörperkondensators. Wissenschaftl. Z. der Technischen Hochschule Otto von Guericke Magdeburg 23 (1979) 6, S. 563–565
[3] *Langer, H.-D.:* Festkörperelektrolytkondensatoren. Berlin: Akademie-Verlag 1982
[4] *Döring, H.-U.:* Arbeitsbericht, TH-Karl-Marx-Stadt (1981), unveröffentlicht
[5] *Brezinski, C.:* Acceleration de la convergence en analyse numerique. Berlin, Heidelberg, New York: Springer-Verlag 1977

Dipl.-Math. *Hans-Ulrich Döring*, VEB Forschungszentrum Elektronik Teltow. 1530 Teltow, Ernst-Thälmann-Straße 10; Dr. sc. nat. *Hans-Dieter Langer*, Technische Hochschule Karl-Marx-Stadt, Sektion Physik/Elektronische Bauelemente, 9010 Karl-Marx-Stadt, Postschließfach 964

Fachtagung

RELECTRONIC '82

Vom 25. bis 29. Oktober 1982 fand in Budapest das 5. Symposium über Zuverlässigkeit in der Elektronik statt. Veranstalter waren die Wissenschaftliche Gesellschaft für Telekommunikation, die Mathematische Gesellschaft „Bolyai Janos" und die wissenschaftliche Gesellschaft für Transport, Post und Nachrichtenwesen. Das Symposium wurde von der Ungarischen Akademie der Wissenschaften unterstützt. An der Tagung nahmen etwa 250 Fachleute teil, davon kamen etwa zwei Drittel aus der UVR.
Die Tagung hat bereits eine Tradition und ein gutes Ansehen in der Fachwelt. Sie gab auch in diesem Jahr wieder wertvolle Informationen über den internationalen Stand und die Entwicklungsrichtung von Theorie und Praxis der Zuverlässigkeitsarbeit. Sie war in drei Sektionen unterteilt:

1. Allgemeine Zuverlässigkeitstheorie
Optimierung, Vorhersage, Simulations- und Computertechniken, mathematische Modelle, Software-Probleme, komplexe Systeme, Aspekte der Komponenten.
2. Bauelemente-Zuverlässigkeit
Integrierte Schaltkreise, Halbleiterbauelemente, sonstige Bauelemente, Technologieeinflüsse, Degradation, Betriebszuverlässigkeit.
3. Systemzuverlässigkeit — Wartbarkeit — Verfügbarkeit
Berechnungsmethoden, Techniken der Instandhaltbarkeit, Zuverlässigkeit und Verfügbarkeit großer Nachrichtensysteme.

Diese Sektionen wurden durch 3 Rundtischgespräche ergänzt. Sie standen unter folgenden Themen:

— Verhältnis zwischen beobachteter und vorhergesagter Zuverlässigkeit
— Techniken zur Zuverlässigkeitssicherung elektronischer Bauelemente
— Entwicklung der internationalen Kooperation auf dem Gebiet Zuverlässigkeit — Instandhaltbarkeit — Verfügbarkeit.

Das Tagungsmaterial liegt in gedruckter Form bei jedem Teilnehmer vor.
Für die 5. Zuverlässigkeitstagung war charakteristisch, daß dem Problemkreis „Unterschied zwischen vorhergesagter und beobachteter Zuverlässigkeit von Systemen" ein breiter Raum eingeräumt wurde. Drei Aktivitäten sind in diesem Zusammenhang zu nennen:

— Hauptvortrag von *Tigermann* (Schweden): „Korrelation zwischen vorhergesagter und beobachteter Zuverlässigkeit für Nachrichtenübermittlungseinrichtungen"
— Thema einer Tagungsgruppe
— ein Rundtischgespräch (etwa $2^1/_2$ h).

Der Vortrag von *Tigermann* beruhte auf einem Material, das sich auf einen achtjährigen Auswertungszeitraum mit über 5500 relevanten Ausfällen bezieht und sehr umfassend ausgewertet wurde. Für den Zusammenhang zwischen beobachteten und vorhergesagten Ausfallraten sind Regressionsgeraden angegeben. Aus einem Histogramm geht hervor, daß 52% der Geräte in ihrer Zuverlässigkeit besser sind als vorhergesagt wurde.
Das Rundtischgespräch wurde zu vorher bekanntgegebenen Thesen (einschließlich entsprechender Erläuterungen) geführt:

1. Was ist die Basis der Vorhersage?
2. Welche Modelle liegen der Zuverlässigkeitsvorhersage der Komponenten zugrunde?
3. Statistische Probleme
4. Beobachtete Daten
5. Welche Zuverlässigkeit ist besser: die beobachtete oder die vorhergesagte?
6. Planung der Instandhaltung: präventive oder korrektive.

Im Rundtischgespräch wurde ein breites Meinungsspektrum zu den Thesen geäußert, der Inhalt läßt sich in drei Schwerpunkte zusammenfassen:

— Die Modelle und Beanspruchungen der Komponenten sind nicht adäquat für die realen Beanspruchungen im Gerät.
— Ein Faktor zwischen der ermittelten Komponentenzuverlässigkeit und der tatsächlichen Zuverlässigkeit im Gerät kann theoretisch nicht bestimmt werden.
— Instandhaltungsmaßnahmen sind zunächst auf der Basis der berechneten Zuverlässigkeitskenngrößen durchzuführen; eine Revision ist auf der Grundlage der beobachteten Zuverlässigkeit im Laufe der Zeit vorzunehmen.

In der Vortragsgruppe „Zuverlässigkeitsvorhersage und Schätzung" wurden Ergebnisse für Komponenten und die Ergebnisse von -Schätzungen unterschiedlicher Datenquellen vorgestellt. Dabei stellte *Goarin* (Frankreich) zwei beachtenswerte Gesichtspunkte heraus:

— Beachtung der mathematischen und physikalischen Konfidenz
— Zuverlässigkeitsvorhersagen und Aktivierungsenergie.

Balog (UVR) betrachtete die Zusammenfassung von Zuverlässigkeitsdaten aus unterschiedlichen Quellen durch die Benutzung zusammengesetzter Schätzverfahren (pocled estimation). Dabei hat man die Möglichkeit, Prüfzuverlässigkeits- und Betriebszuverlässigkeitsergebnisse zusammenzufassen (die reziproke Streuung der Daten dient als Gewichtsfaktor).
Ein weiterer, sehr wichtiger Komplex wurde mit dem Thema „Bauelemente und Schaltkreiszuverlässigkeit" (Sektion 2) und dem zugehörigen Rundtischgespräch behandelt. Hier dominierten Probleme der Zuverlässigkeitssicherung und -erhöhung durch entsprechende Maßnahmen in Technologie, Qualitätssicherung und Prüftechnik. Eingeschlossen waren physikalisch/chemische Betrachtungen. Die Vorträge zeigten, wie die Zuverlässigkeitssicherung und -verbesserung in der Praxis erfolgreich gehandhabt wird: *Benbadis* (Frankreich) stellte am Beispiel eines CMOS-Mikrocomputers dar, wie ein gleichsam „maßgeschneidertes" Programm verwirklicht und nach einer gewissen Zeit die Zuverlässigkeit ($\lambda = 100$ Fit)[1]) realisiert wurde.
Jääskeläinen (Finnland) berichtete über ein solches Programm in einem mittelgroßen Betrieb (Hersteller von 16 k DRAMs, 4 k SRAMs). Auch hier hat man durch dezentralisierte Aktivitäten bezüglich Qualität und Zuverlässigkeit sowie durch ein „maßgeschneidertes" Programm den gewünschten Erfolg erreicht.
Hellström (Schweden) berichtete über eine Simulation (Anwendung der Methode der finiten Elemente), die die Veränderungen elektrischer Charakteristika von MOSFETs bei Ionen-Verunreinigungen und Ladungsträger-Traps im Gateoxid ausdrückt.
Das zugehörige Rundtischgespräch hatte folgende Fragen zum Inhalt:

1. Gibt es Grenzen für die Zuverlässigkeitsbewertung aus Screening-Tests?
2. Bedeutung der Zuverlässigkeit von Technologien
3. Bedeutung der Ausfallanalyse
4. Wie hoch dürfen Qualitätskosten sein?
5. Ist das reinste Einsatzmaterial immer das beste?

Die Diskussion ergab Einmütigkeit darüber, daß

— die Ziele von Screening-Tests und beschleunigten Tests anders sind als die üblicher Zuverlässigkeitsbewertung
— Herstellungstechnologien stabil sein müssen
— die Ausfallanalyse erst dann ihre Wirksamkeit ganz entfaltet, wenn die Ausbeute hoch und der Prozeß unter statistischer Kontrolle ist
— die Qualitätskosten nicht zu hoch sind
— über die Eignung von Einsatzmaterialien die erforderlichen technologischen Schritte entscheiden.

Ein ebenfalls wichtiger Komplex war die Thematik „Zuverlässigkeit von Nachrichtensystemen" (Sektion 3). Auf diesem Gebiet waren sehr enge Beziehungen zum CCITT zu erkennen. Einige der Vorträge charakterisieren das gegenwärtige internationale Niveau (z. B. *Pierre*, CCITT; *Gosztony*, UVR; *Sutorichin*, SU; *Fischer*, DDR; *Kesselyak*, UVR). Hier wurden folgende wesentliche Aspekte herausgearbeitet:

[1]) 1 Fit = 1 Ausfall in 10^9 Bauelemente · Stunden = 10^{-9} h^{-1}

Dissertationen

Methoden und spezielle Lösungen zur Interface-Steuerung eines Mikrorechners

Von *Bernd-Georg Münzer*. Dissertation B an der Fakultät für Elektrotechnik-Elektronik des Wissenschaftlichen Rates der Technischen Universität Dresden. Vorsitzender der Prüfungskommission: Prof. Dr.-Ing. habil. *W. Mosch*. Gutachter: Prof. Dr. sc. techn. *W. Cimander*, Prof. Dr. rer. nat. habil. *W. Meiling*, Prof. Dr. sc. techn. *D. Eckhardt*, Dr. sc. techn. *W. Mierau*

Für die applikative Mikrorechentechnik gewinnt die optimale Realisierung des Interfaces eine wachsende Bedeutung.

Es werden die bekannten Interface-Steuerungsmethoden: programmierte Ein- und Ausgabe mit Abfragen (polling), Unterbrechung (Interrupt) und direkter Speicherzugriff (direct memory access DMA) am Beispiel des Mikroprozessorsystems U 880 untersucht und dabei experimentell erprobte, verallgemeinerungsfähige Lösungsvorschläge angegeben. Die Realisierung dieser Aufgabenstellung erfolgte mit Hilfe hochintegrierter, programmierbarer Interface-Schaltkreise, wobei neben U-880-systemeigenen Interface-Schaltkreisen auch Kopplungen von systemkompatiblen und systemfremden Schaltkreisen zur Erhöhung der Gebrauchswerteigenschaften des Mikrorechners K 1520 vorgenommen wurden. Den Schwerpunkt bildet die Untersuchung zur Interrupt- und DMA-Steuerung. Die Prinzipien und Ergebnisse eines priorisierten, kaskadierten Mehrebenen-Interrupt-Systems am Mikrorechner K 1520 werden u.a. mit Hilfe eines systemfremden, programmierbaren Interrupt-Controller-Schaltkreises dargelegt. Die zeiteffektivste Interface-Steuerung wird beim DMA-Verfahren erreicht und mit der Kopplung des Z-80-DMA-Schaltkreises an den Mikrorechner K 1520 nachgewiesen. Neben Klärung grundsätzlicher Probleme zur Applikation dieses Schaltkreises werden Anwendungen zur Realisierung schneller Datentransferoperationen unter hohen Echtzeitbedingungen vorgestellt, besonders bei AD-Umsetzungen mit Abtastfrequenzen bis 800 kHz. Weiterhin wird eine aufbereitete Lösung für das DMA-Transparent-Verfahren beschrieben, bei dem mit Hilfe gezielter Maßnahmen zur Bus- und DMA-Schaltkreis-Steuerung jeweils im Decodier-/Refresh-Zyklus der U-880-CPU ein Datenbyte zwischen Speicherbereichen oder zur Peripherie transparent übertragen wird. Die dabei erreichte Geschwindigkeitssteigerung beträgt im Vergleich zum U-880-Blocktransfer im Mittel Faktor 2. Eine Erweiterung des Transparent-Verfahrens wurde bei der Mehrrechnerkopplung von U-880-Prozessoren realisiert, bei dem in den koinzidenten CPU-Befehlsholezyklen ein direkter Datentransfer zwischen den Speicherbereichen der gekoppelten Mikrorechner bei gleichzeitiger Parallelarbeit der beteiligten Prozessoren erfolgt.

NaK 9006



Dr. sc. techn. *Bernd-Georg Münzer* (42) studierte bis 1964 an der Technischen Universität Dresden, Fachrichtung Kernphysik. Von 1964 bis 1969 war er in der Arbeitsstelle für Molekularelektronik Dresden auf dem Gebiet der physikalischen Meßtechnik und BMSR-Technik tätig und promovierte 1969 zum Dr. rer. nat. mit einem Thema zur Temperaturmessung und -regelung bei Aufdampfprozessen. In den Folgejahren bis 1978 übte er im Institut für Mikroelektronik Dresden verschiedene leitende Funktionen innerhalb der Forschungs- und Entwicklungsabteilungen aus. Die Ergebnisse zur Dissertation B entstanden 1978 bis 1982 im Rahmen einer zeitweiligen Delegierung an die Sektion Informationstechnik der Technischen Universität Dresden.

Ein Beitrag zur Analyse von Verzerrungen in nichtlinearen elektrischen Netzwerken

Von *Wolfram Teichmann*. Dissertation A an der Fakultät für Technik und Naturwissenschaften der Hochschule für Verkehrswesen „Friedrich List" Dresden. Dekan: Prof. Dr.-Ing. *S. Wiedemann*. Gutachter: Prof. Dr. sc. techn. *G. Fritzsche*, Dr. sc. techn. *A. Reibiger*, Dr.-Ing. *K. Kulla*

Der wachsende Integrationsgrad und die damit verbundene Erhöhung der Komplexität der mikroelektronischen Schaltkreise erfordern den Einsatz rechnergestützter Entwurfsmethoden. Mit dem Einsatz leistungsfähiger elektronischer Rechenanlagen und entsprechender Programmsysteme besteht die Möglichkeit, die Eigenschaften der entworfenen Schaltungen schon vor der eigentlichen Realisierung zu bestimmen. Wichtige Schaltungskenngrößen können relativ einfach rechentechnisch ermittelt werden. Dazu zählen bei Analogschaltungen die Empfindlichkeiten, das Rauschen und die nichtlinearen Verzerrungen.

Kleine Verzerrungen treten in solchen nichtlinearen Netzwerken auf, die als fastlineare Netzwerke bezeichnet werden.

Nach der Bereitstellung der netzwerktheoretischen Grundlagen wird eine Definition für fastlineare Netzwerke angegeben, die auf einer speziellen Beschreibungsform der Spannungs-Strom-Relation der Netzwerke, der Volterra-Reihen-Darstellung, basiert. Neben der Volterra-Reihen-Darstellung werden auch noch zwei weitere Methoden, die Störungsrechnung und die Methode der sukzessiven Iterierten, diskutiert. Auf der Grundlage der obigen Definition wird ein Algorithmus zur Analyse fastlinearer Netzwerke abgeleitet. Bei diesem Algorithmus wird die Analyse eines fastlinearen Netzwerkes auf die wiederholte Analyse des im Arbeitspunkt linearisierten Netzwerkes zurückgeführt. Besonderes Augenmerk ist auf die Modellierung der nichtlinearen Bauelemente (Dioden, Transistoren) und Baugruppen (z.B. Operationsverstärker) zu legen. Bei der Modellierung im Hinblick auf die Analyse fastlinearer Netzwerke werden die Spannungs-Strom-Beziehungen in Form von Polynomnichtlinearitäten durch Spannungs-Strom-Relationen in Form von Volterra-Reihen ersetzt. Daraus resultieren Modelle mit sog. Verzerrungsquellen.

Durch Erweiterung eines vorhandenen Netzwerkanalyseprogramms zur Analyse linearer Netzwerke um entsprechende Module ist es möglich geworden, dieses Programm zur Analyse fastlinearer Netzwerke einzusetzen. Vorerst ist die Berechnung der Klirrkoeffizienten, des Klirrfaktors und der Klirrdämpfung implementiert.

NaK 8882

---

1. Der Begriffswelt ist große Bedeutung beizumessen, da die klassischen Theorien und die dort geprägten Begriffe die Probleme der Zuverlässigkeit großer Nachrichtensysteme nur unzureichend erfassen und daher erweitert werden müssen.
2. Es ist notwendig, den theoretischen Erkenntnisgewinn zur Erweiterung vorhandener Theorien zu nutzen.
3. Besonderer Wert muß auf leicht in der Praxis anwendbare Näherungslösungen gelegt werden; es sind energische Anstrengungen zur Entwicklung von Näherungslösungen und der Anwendung der Digitalsimulation erforderlich.
4. Die progressive Rolle des Nachrichtenwesens (insbesondere des CCITT) bei der Weiterentwicklung der Zuverlässigkeitstheorie und der Herausbildung einer „Bedienqualität" ist anzumerken.

Auf der RELECTRONIC '82 wurden viele weitere wichtige Themenkomplexe behandelt. Sie vermittelten einen Einblick in Stand und Tendenzen der Zuverlässigkeitstheorie und Praxis. Das nächste Symposium wird wahrscheinlich schon in zwei Jahren stattfinden und sich evtl. auf nur ein Schwerpunktthema beziehen. Die Teilnahme an diesem Symposium kann allen Fachleuten auf dem Gebiet der Zuverlässigkeit empfohlen werden.

H.-B. Bemmann, G. Härtler NaK 9024

Dr.-Ing. *Wolfram Teichmann* (27) studierte von 1972 bis 1976 an der Technischen Universität Dresden, Sektion Informationstechnik. Als Abschluß der Arbeiten in der Spezialisierungsrichtung Nichtlineare Netzwerke entstand seine Diplomarbeit „Programme zur Auflösung allgemeiner algebraischer Gleichungssysteme". Anschließend war er als Assistent am Wissenschaftsbereich Grundlagen der Informationstechnik der Hochschule für Verkehrswesen „Friedrich List" Dresden tätig. Seit 1980 arbeitet Dr. *Teichmann* im VEB Zentrum für Forschung und Technik ROBOTRON Dresden als Projektant für Systemunterlagen an der Weiterentwicklung des Netzwerkanalyseprogramms STADYNET.



Ein Beitrag zur Gestaltung und zur Vervollkommnung von Einrichtungen für die Prozeßdatenverarbeitung mittels Mikrorechnern im CAMAC-Standard

Von Dr.-Ing. *Ludwig Rettelbusch*. Dissertation B an der Fakultät für Elektrotechnik/Elektronik des Wissenschaftlichen Rates der Technischen Universität Dresden. Vorsitzender der Prüfungskommission: Prof. Dr.-Ing. habil. *W. Mosch*. Gutachter: Prof. Dr. sc. techn. *W. Schwarz*, Prof. Dr. sc. techn. *W. Cimander*, Prof. Dr. rer. nat. habil. *W. Meiling*

Die Arbeit entstand im Vereinigten Kernforschungsinstitut Dubna. Das Ziel ist es, auf der Grundlage sowjetischer Bauelemente, moderne, billige aber leistungsfähige Steuer- und Rechenmittel für die physikalische Experimentiertechnik, insbesondere für die Hochenergiephysik, zu schaffen und zu optimieren. Durch die hohe Modularität des dazu entwickelten Mikrorechnersystems im CAMAC-Standard sind aufgabenangepaßte Steuerungs- und Prozeß-Datenverarbeitungseinrichtungen im Umfang eines kleinen autonomen Systems bis zu verkoppelten Mehrrechneranordnungen zusammenstellbar. Sie ergänzen und ersetzen auch größere, teure Recheneinheiten.

Hardware- und Software-Komponenten des CAMAC-Rechner-Systems und deren Testung werden beschrieben und eingeordnet. Geeignete ausgewählte Anwendungsbeispiele veranschaulichen die Eignung und Leistungsfähigkeit des Systems nicht nur für die physikalische Forschung.

NaK 8963

Dr. sc. techn. *Ludwig Rettelbusch* (45) studierte von 1954 bis 1957 an der Ingenieurschule Mittweida und danach an der Technischen Universität Dresden in der Fachrichtung Hochfrequenztechnik. 1972 promovierte er zum Dr.-Ing. mit einer Arbeit über „Universelle Assoziativspeicher". In den 60er Jahren arbeitete er als Fachschuldozent an der Ingenieurschule Mittweida und erhielt nach der Gründung der Ingenieurhochschule im Jahr 1973 eine Berufung zum Hochschuldozenten für das Fach Rechenelektronik bzw. Digitale Systeme.
Von 1977 bis 1981 absolvierte Dr. sc. techn. *L. Rettelbusch* einen Arbeitsaufenthalt in der UdSSR am Vereinigten Institut für Kernforschung Dubna.

Buchbesprechungen

Informationsverarbeitung für Ingenieure

Von *U. Schnabel, G. Bräuning* und *H. Heinold*
Berlin: VEB Verlag Technik 1982, 1. Auflage
312 Seiten, 187 Bilder, 27 Tafeln, Leinen, 23,50 M

Der Titel ist ein einführendes Lehrbuch (entstanden als Auftragswerk) mit der Zielstellung, für Studenten aller technischen Wissenschaften die Informationsverarbeitung (auch Rechentechnik oder Informatik genannt) als leistungsfähiges Arbeitsmittel kennenzulernen und einfache Aufgaben des jeweiligen Fachgebietes in Algorithmen darzustellen, zu programmieren und mit einer elektronischen Datenverarbeitungsanlage (EDVA) zu lösen. Obwohl die Forderungen nach den Richtlinien des zentralen Lehrprogramms, gültig für alle Universitäten und Hochschulen der DDR, vergleichsweise hoch und umfassend formuliert sind, tritt auch in diesem Lehrgebiet das Stoff-Zeit-Problem als Kern der Sache hervor.

Übereinstimmung besteht bei allen Fachleuten darin, daß

— der Aufbau und die Funktion einer EDVA (Daten- und Befehlsdarstellung, Hauptbaugruppen)

— das Beschreiben von Algorithmen (Begriffe, Grundlagen, Darstellung ausgewählter Problemklassen) und

— die Abarbeitung von Programmen auf einer EDVA (Bearbeitungsstufen, Betriebssysteme)

die wesentlichen Stufen bei einer Einführung in die Informationsverarbeitung (im vorgenannten Sinne) sind.

Die erfahrenen Autoren stützen sich auch auf diese Erfahrung, sie haben die Hauptabschnitte des Werkes danach benannt. Umrahmt werden diese zentralen Kapitel von einer gelungenen Einleitung, Bemerkungen zur geschichtlichen Entwicklung der Rechentechnik sowie einem Anhang (Erläuterung von FORTRAN mit Programmbeispielen, Lösungen der Übungsaufgaben). Das übliche Literatur- und Sachwörterverzeichnis ist dabei ausgesprochen kurz ausgefallen.

Bezüglich der Methodik und der Darstellung ist auf den ersten Blick eine sehr übersichtliche und gut lesbare Schrift entstanden. Dementsprechend wird mit schematischen Übersichten, Programmablaufplänen, Fotos (von Hardware-Einrichtungen), Tafeln, Zeichnungen und Übungsbeispielen nicht gespart. Auch die Konzentration auf die „Erarbeitung von Algorithmen" — — die Hälfte des Gesamtumfangs ist diesen Fragen gewidmet — ist eine angemessene Wichtung. Für den Lernenden ist der ständige Bezug auf durchsichtige Beispiele zusätzlich vorteilhaft.

Insgesamt liegt damit ein interessantes Lehrbuch vor. Erfreulich ist die Betonung der Zeiger und der Listentechnik sowie die Einbeziehung der rekursiven Unterprogrammtechnik. Für künftige Auflagen wäre es nützlich, die Unterschiede der verschiedenen Programmiersprachen deutlicher darzustellen. Speziell PASCAL hätte eine stärkere Beachtung verdient, da diese Sprache neuerdings im ESER-System verfügbar ist und gleichzeitig in der Mikrorechentechnik — die leider weitgehend ausgeklammert wird — ebenfalls eingeführt ist. Auch Hinweise auf den Trend zur Dezentralisierung (und damit der Übergang vom Stapelbetrieb zum Dialogbetrieb an leistungsfähigen Kleinrechnern oder Mikrorechner-Entwicklungsplätzen) sollten eingefügt werden. Generell wäre es auch ratsam, den zentralen Begriff „Software" — der zunehmend an Bedeutung gewinnt — nicht nur anklingen zu lassen und bei den Betriebssystemen einen umfassenderen Über- und Einblick zu geben.

Da ein solches einführendes Lehrwerk von vielen Studenten dringend begehrt wird, besteht ein großer Bedarf. Wegen der genannten vorteilhaften Eigenschaften kann es den Studenten uneingeschränkt empfohlen werden, wobei es eine natürliche Sache ist, daß die jeweiligen Hochschullehrer persönliche Akzente setzen.

G. Fritzsche NaB 519

Neue Kommunikationsnetze

Prinzipien, Einrichtungen, Systeme

Von *P. R. Gerke*

Berlin, Heidelberg, New York: Springer-Verlag 1982
273 Seiten, 153 Bilder, 15 Tafeln

Der bekannte Fachmann *P. Gerke* stellt im Vorwort seines Buches die Frage: „Hat es einen Sinn, in dieser Zeit ein Buch über die Telekommunikation zu schreiben?"
Und mit anderen Argumenten als den seinen kann man auch antworten: Ja, es ist notwendig, für alle Fachleute der Fernmeldetechnik und der angrenzenden Gebiete aufzuzeigen, wie der Weg weitergeht, wie der Einfluß der Rechentechnik und der Mikroelektronik ständig Neues hervorbringt, Bekanntes verwirft und Beständiges sich allmählich herauskristallisiert.
Das Buch ist gut lesbar, bringt im Querschnitt eine Fülle von Gedanken und hilft mit, die einheitliche Sprache der Techniker zu vertiefen. Es ist kein Spezialbuch für Vermittlungstechniker, Übertragungstechniker oder Fernmeldetechnologen. Alle brauchen die gemeinsame Zukunftstechnik und müssen voneinander lernen, weil sich ihre Technikprinzipien vereinheitlichen. Darüber hinaus dürfte das Buch für den Nichtfernmeldefachmann, der z. B. in der Rechnerentwicklung für die Fernmeldetechnik tätig ist, eine Fundgrube sein.
Nach Darstellung raummultiplexer und zeitmultiplexer Übermittlungsprinzipien (28 S.) und Vermittlungsprinzipien (50 S.), werden die Signalisierung, Schnittstellen und ihre Protokolle beschrieben (27 S.). Dabei haben die Schnittstellen X. 21 und X.25 sowie das CCITT-Signalisierungssystem Nr. 7 das Primat.
Steuerungsstrukturen mit Funktionsverteilung im Netz sowie Software für Kommunikationssysteme sind auf 50 Seiten abgehandelt. Als Beispiele werden die Vermittlungssysteme EWSD, System 12 und das Paketvermittlungssystem EDX-P kurz vorgestellt (30 S.). Interessante Ausführungen findet man im Kapitel Rechnergesteuerte Telekommunikationsnetze (50 S.), in dem es um allgemeine Gesichtspunkte, Netze für Text- und Datenverkehr, das ISDN, Satellitennetze, Breitbandnetze und Mobilnachrichtennetze geht.
Im Schlußkapitel werden die Zukunft der Telekommunikation, die Standardisierungsfragen und Neue Dienste mit großer Vorsicht behandelt.
Ein Problem des Buches besteht darin, daß vom Leser an manchen Stellen zu viel vorausgesetzt wird oder durch das Fehlen von Ableitungen das Gesagte zu flach ist. So sind z. B. die verkehrstheoretischen Darstellungen (S. 33 bis 36) ohne Bezug auf die Wahrscheinlichkeitstheorie. Undefinierte Begriffe, wie Zubringerkanäle, Abnehmer, Verlust B, Verkehrswert, dürften, nur erläutert, nicht ausreichend sein.
Besonderes Interesse für Vermittlungstechniker findet sicher das Kapitel Koppeleinrichtungen, weil es gut dargestellt ist und die komplizierte Durchschaltung verschiedener Bitraten plausibel erläutert. Dankbar dürften die Leser für die übersichtliche Beschreibung der Schnittstellenprobleme sein, weil die zugrunde liegenden CCITT-Empfehlungen nur von wenigen Spezialisten verstanden werden (die Original-Schnittstellenbeschreibung umfaßt 129 Seiten im A-4-Format). Das „Ebenenprinzip" und die „Verpackung" sind deutlich herausgearbeitet.
Im Kapitel Steuerungsstruktur werden die Probleme „vorlesungsreif" modern behandelt. Dabei erhält die Software den Platz, der ihr gebührt. Die Techniker bekommen damit eine sehr gute Einführung über Probleme und Stand dieser schwierigen Disziplin, die auch künftig im Mittelpunkt unseres Interesses stehen werden. Für eine Neuauflage wäre der Ausbau dieses Kapitels (SDL und CHILL) wünschenswert, weil auf diesem Gebiet die „traditionellen" Fernmeldetechniker einen großen Nachholebedarf haben.
Von großer Bedeutung für die Zukunft ist die Dienstintegration (ISDN). Der Verfasser widmet deshalb diesem Problemkreis breiten Raum und stellt sich auch der Frage: Paket- oder Linienvermittlung. Mit Sachkenntnis („Ethernet", „Packetized Voice") kommt er zu dem vorsichtigen Schluß, daß die Paketvermittlung für die Sprache nur dann denkbar ist, wenn die Transportleistung eines Knotens bei 400 Sprachverbindungen 10000 Nutzpakete/s beträgt. Gegenwärtig werden jedoch nur 1000 Pakete/s erreicht. Außerdem wirkt die Sendeverzögerung (Dialogverkehr) beim Senden gegen den Einsatz der Paketvermittlung für die Sprache.
Das ISDN und die Einführungsstrategien sind in Buchform erstmals ausreichend behandelt worden; die wichtigsten Erkenntnisse sind übersichtlich zusammengefaßt.
Das Schlußkapitel Zukunft wendet sich den effektiven Möglichkeiten der Anwendung der Kommunikation zu. Die Eindämmung der Papierflut, der Umgang mit Informationen, der Bereich Unterhaltung und die Kommunikation in der Wohnung regen den Leser an, über diese Probleme nachzudenken.
Insgesamt betrachtet, ist das Buch eine wertvolle Bereicherung der Fachliteratur, dessen Studium Zusammenhänge deutlich macht und zur Klärung vor uns liegender Probleme beiträgt.

K.-H. Kleinau NaB 522

TECHNIK-Literatur

Bestellschein

Die aufgeführten Bücher können Sie mit diesem Bestellschein im Inland beim **örtlichen Buchhandel** bestellen.

Instandhaltungstechnik
Prof. Dr. sc. techn. *Christian Eichler*
3., stark bearbeitete Auflage,
324 Seiten, 196 Bilder und 70 Tafeln
Pappband, 22,50 M
Bestell-Nr. 553 052 3

Landmaschinenlehre — Band 2
Geräte und Maschinen der Pflanzenproduktion
Herausgegeben von
Prof. (em.) Dr.-Ing. *Heinrich Heyde*
und Prof. Dr. sc. *Gerhard Kuhn*
5., durchgesehene Auflage,
480 Seiten, 434 Bilder und 37 Tafeln
Leinen, 28,— M
Bestell-Nr. 552 594 3

Taschenbuch Betriebsmeßtechnik
Herausgegeben von Dipl.-Phys. *Klaus Götte*,
Prof. Dr. rer. nat. habil. *Hans Hart* und
Dipl.-Ing. *Gerhard Jeschke*
2., stark bearbeitete Auflage,
996 Seiten, 685 Bilder und 292 Tafeln
Lederin, 65,— M
Bestell-Nr. 553 060 2

TECHNIK — WÖRTERBUCH
Elektrotechnik — Elektronik
Russisch-Deutsch
mit etwa 65 000 Wortstellen
Autorenkollektiv unter Leitung
von *Helmut Gross*
4., durchgesehene Auflage, 964 Seiten
Lederin, 60,— M
Bestell-Nr. 552 635 6

Darüber hinaus können Sie alle in diesem Heft angezeigten und rezensierten Bücher des VEB Verlag Technik mit diesem Vordruck bestellen.

Name, Vorname — Anschrift mit Postleitzahl

Datum — Unterschrift

SOMMAIRE

Draeger, W.

La technologie, rendra-t-elle inutiles les fonctions humaines dans la production ?

p. 136 – 138

Geidel, K.-D.; Fengler, W. et *Schorrig, H.*

Un système d'exploitation, orienté sur l'application, pour microordinateurs

p. 138 – 141

L'effectivité de la réalisation de systèmes à microordinateurs dépend essentiellement d'un système effectif d'explitation. On décrit les exigences auxquelles doivent répondre les systèmes modernes et on présente des systèmes réalisés. Le système „MICROCOMBI" est économique et remplit la plus grande partie des fonctions requises.

Münzer, B.-G.

Un transfert transparent de données en DMA dans l'ombre temporel du microordinateur U 880

p. 142 – 146

L'accès direct à la mémoire constitue un pas important pour l'évolution du transfert de données dans les microordinateurs. Un byte de données est transmis dans chaque cycle „refresh" de la CPU U 880. En comparaison à la commande de transfert en block, l'augmentation de la vitesse d'échange de données ainsi réalisée est d'un facteur de 2 à 2,5 en moyenne. En plus, la CPU continue à exécuter des programmes principaux sans diminution notable de la vitesse.

Riedel, F.

Un comparateur MOS pour convertisseurs A/D

p. 146 – 149

Le comparateur influence dans une large partie l'efficacité de convertisseurs A/D intégrés en technologie MOS en ce qui concerne la vitesse de conversion, la précision et la définition. En partant des caractéristiques spécifiques de circuits analogiques MOS, on présente un comparateur à trois étages, avec compensation dynamique de l'offset. Les résultats de mesure démontrent qu'il peut être utilisé pour un convertisseur A/D de 8 à 10 bits.

Posthoff, Ch. et *Voigt, E.*

La réalisation de réseaux de commutation à l'aide d'un microordinateur

p. 149 – 152

On présente un méthode universelle qui permet de réaliser par des programmes, sur la base du modèle d'automate et des fonctions de Boole, des circuits combinatoires et séquentiels. On démontre l'application et la flexibilité générale des programmes qui rend comparable cette méthode, dans le cadre correspondant de la capacité de mémoire et du temps de calcul, à d'autres formes de réalisation. En comparaison à d'autres réalisations de mémoires, un avantage essentiel consiste dans le fait d'une dépendance réduite du nombre de variables.

Hälsig, C.

Le sélecteur. Phénomènes de sélection dans les télécommunications et leur généralisation dans les systèmes cybernétiques. 2e partie

p. 152 et 157 – 162

Dans des domaines les plus différents la sélection est d'une importance fondamentale. Le développement des moyens de sélection est une des conditions pour augmenter la stabilité des systèmes dynamiques et il jour un rôle essentiel pour beaucoup de phénomènes de l'évolution.

Möschwitzer, A.

Fondements de la microélectronique. 9e partie

p. 153 – 156

Küchenmeister, H.-J.; Kutschbach, E. et *Wetzel, D.*

Supports magnétiques de donnés dans la technique de la saisie de données

p. 162 – 168

En partant d'un traitement général des fondements physiques, l'auteur décrit les différentes méthodes de mémorisation appliquées dans la technique numérique. Pour les supports usuels de la saisie de données, cassette magnétique, bande magnétique et disquette, on traite la construction, la méthode d'enregistrement et, en partie, l'organisation des données suivant les normes internationales. En conclusion, on traite d'autres formes de réalisation et des tendances de développement.

Döring, H.-U.

Un traitement en plusieurs dimensions du fonctionnement comme composant du condensateur électrolytique avec une anode poreuse

p. 168 – 171

Nachrichtentechnik · Elektronik

Herausgeber	Kammer der Technik
Verlag	VEB Verlag Technik DDR – 1020 Berlin, Oranienburger Str. 13/14 Telegrammadresse: Technikverlag Berlin Telefon: 287 00: Telex: 112228 techn dd
Verlagsdirektor	Dipl. oec. *Herbert Sandig*
Redaktion	Ing. *Günther Barth*, Verantwortlicher Redakteur (Telefon: 287 03 32); Dipl.-Ing. *Christa Drawert*, Redakteur Ing. *Gisela Rehahn*, Redakteur (Telefon: 287 03 47); Dipl.-Phys. *Hartmut Rößler*, Redakteur (Telefon: 287 03 48)
Lizenz-Nr.	1103 des Presseamtes beim Vorsitzenden des Ministerrates der Deutschen Demokratischen Republik
AN (EDV)	18432
Erscheinungsweise	monatlich 1 Heft
Heftpreis	4,– M, Abonnementpreis vierteljährlich 12,– M; Auslandspreise sind den Zeitschriftenkatalogen des Außenhandelsbetriebes BUCHEXPORT zu entnehmen.
Gesamtherstellung	Messedruck Leipzig, BT Borsdorf, 7122 Borsdorf III-18-328
Anzeigenannahme	Für Bevölkerungsanzeigen alle Anzeigen-Annahmestellen in der DDR, für Wirtschaftsanzeigen der VEB Verlag Technik, 1020 Berlin, Oranienburger Str. 13/14, PSF 201. Anzeigenpreisliste Nr. 6; Auslandsanzeigen: Interwerbung GmbH, DDR – 1157 Berlin, Hermann-Duncker-Str. 89
Erfüllungsort und Gerichtsstand	Berlin-Mitte. Der Verlag behält sich alle Rechte an den von ihm veröffentlichten Aufsätzen und Abbildungen, auch das der Übersetzung in fremde Sprachen, vor. Auszüge, Referate und Besprechungen sind nur mit voller Quellenangabe zulässig.
Bezugsmöglichkeiten	
DDR	sämtliche Postämter
SVR Albanien	Direktorije Quendrore e Perhapjes dhe Propaganditit te Librit Rruga Konference e Pezes, Tirana
VR Bulgarien	Direkzia R.E.P., 11a, Rue Paris, Sofia
VR China	China National Publications Import and Export Corporation, West Europe Department, P.O. Box 88, Beijing
ČSSR	PNS – Ustredni Expedicia a Dovoz Tisku Praha, Vinohradská 41, 125 05 Praha PNS, Ustred na Expedicia Tlače, Gottwaldovo nám. 48, 88419 Bratislava
SFR Jugoslawien	Jugoslovenska Knjiga, Terazije 27, Beograd; Izdavačko Knjižarsko Produzeće MLADOST, Ilica 30, Zagreb
Koreanische DVR	CHULPANMUL Korea Publications Export & Import Corporation, Pyongyang
Republik Kuba	Empresa de Comercio Exterior de Publicaciones, O'Reilly No. 407, Ciudad Habana
VR Polen	C. K. P. i W. Ruch, Towarowa 28, 00-958 Warszawa
SR Rumänien	Directia Generala a Postei si Difuzarii Presei, Palatul Administrativ, Bucuresti
UdSSR	Städtische Abteilungen von Sojuzpečat' oder Postämter und Postkontore
Ungarische VR	P. K. H. I., Külföldi Elöfizetési Osztály, P.O. Box 16, 1426 Budapest
SR Vietnam	XUNHASABA, 32, Hai Ba Trung, Hanoi
BRD und Berlin (West)	Brücken-Verlag GmbH, Ackerstraße 3, 4000 Düsseldorf 1; ESKABE Kommissions-Grossobuchhandlung, Postfach 36, 8222 Ruhpolding/Obb.; Helios Literatur-Vertriebs-GmbH, Eichborndamm 141 – 167, Berlin (West) 52, Kunst und Wissen Erich Bieber OHG, Postfach 46, 7000 Stuttgart 1; Gebrüder Petermann, BUCH + ZEITUNG INTERNATIONAL, Kurfürstenstraße 111, Berlin (West) 30
Österreich	Helios Literatur-Vertriebs GmbH & Co. KG, Industriestraße B 13, A-2345 Brunn am Gebirge
Schweiz	Genossenschaft Literaturvertrieb, Cramerstr. 2, 8004 Zürich
Alle anderen Länder	örtlicher Buchhandel; BUCHEXPORT Volkeigener Außenhandelsbetrieb der Deutschen Demokratischen Republik, DDR – 7010 Leipzig, Postfach 160; und Leipzig Book Service, DDR – 7010 Leipzig, Talstraße 29